封装结构及其形成方法与流程

本发明实施例涉及一种封装结构及其形成方法。

背景技术：

随着各种电子元件(例如是晶体管、二极管、电阻、电容等)的集成度持续地增加，半导体工业经历了快速成长。大体而言，集成度的增加是来自于最小特征尺寸(featuresize)不断地缩减，以允许更多的较小元件整合到一给定区域内。较小的电子元件需要面积比以往的封装更小的较小封装。半导体元件的其中一部分较小型的封装包括有四面扁平封装(quadflatpackages，qfps)、引脚阵列(pingridarray，pga)封装、球阵列(ballgridarray，bga)封装等等。在封装工艺中，重布线结构的形成扮演着重要的角色。

技术实现要素：

根据本公开的一些实施例，封装结构包括管芯、位于管芯上的介电层、rdl结构和导电端子。rdl结构包括位于介电层之中和之上的重布线层。重布线层包括通孔和导电板。通孔位于介电层中，并穿过介电层以连接到管芯。通孔是环形的。导电板位于通孔和介电层上，并通过通孔连接到管芯。导电端子通过rdl结构与管芯电连接。

根据本公开的一些实施例，封装结构包括管芯、rdl结构和导电端子。rdl结构与管芯电连接。rdl结构包括具有第一通孔和第一导电板的第一重布线层。第一通孔穿过第一介电层以连接到管芯，第一导电板位于第一通孔和第一介电层上。第一通孔是弯曲的导线。导电端子通过rdl结构与管芯电连接。

根据本公开的一些实施例，提供一种形成封装结构的方法，包括以下步骤。提供管芯。在管芯上形成介电层。在介电层之中和之上形成包括重布线层的rdl结构。形成导电端子，导电端子通过rdl结构电连接到管芯。形成rdl结构包括以下步骤。图案化介电层以形成穿过介电层的介层孔。介层孔是环形的。在介电层的介层孔中形成通孔。通孔连接到管芯。在通孔和介电层上形成导电板。导电板通过通孔连接到管芯。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1a至图1d是根据本公开第一实施例的形成封装结构的方法的示意性剖视图。

图2a至图2n是根据本公开第一实施例的形成筏式(raft-type)重布线(redistributionlayer,rdl)结构的方法的示意性剖视图。

图3a至图3b分别示出根据本公开第一实施例的筏式rdl结构的立体图。

图4a是根据本公开第一实施例的筏式rdl结构的通孔和导电板的俯视图。图4b是根据本公开第一实施例的筏式rdl结构的导电板的俯视图及对应所述俯视图的线iii-iii'的剖视图。

图5a至图5c分别示出根据本公开第一实施例的筏式rdl结构的通孔的俯视图。

图6a至图6c是根据本公开第二实施例的形成封装结构的方法的示意性剖视图。

图7a至图7k是根据本公开第二实施例的形成筏式rdl结构的方法的示意性剖视图。

图8a至图8b分别示出根据本公开第二实施例的筏式rdl结构的立体图。

图9a是根据本公开第二实施例的筏式rdl结构的通孔和导电板的俯视图。

图9b是根据本公开第二实施例的筏式rdl结构的通孔的俯视图。

图9c是根据本公开第二实施例的在管芯区中的筏式rdl结构的通孔的配置的俯视图。

图10a和图10b是根据本公开一些实施例的筏式rdl结构及其上方的连接件的俯视图。

具体实施方式

以下公开内容提供用于实现所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。例如，以下说明中将第二特征形成在第一特征“之上”或第二特征“上”可包括其中第二特征及第一特征被形成为直接接触的实施例，且也可包括其中第二特征与第一特征之间可形成有附加特征、进而使得所述第二特征与所述第一特征可能不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上(on)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对性描述语可同样相应地进行解释。

还可包括其他特征及工艺。举例来说，可包括测试结构以帮助进行三维封装或三维集成芯片装置的验证测试。测试结构可包括例如形成于重布线层中或衬底上的测试接垫，所述测试接垫使得能够测试三维封装或三维集成芯片、使用探针(probe)及/或探针卡(probecard)等。可对中间结构及最终结构执行验证测试。另外，本文中所公开的结构及方法可结合包含对已知良好管芯的中间验证的测试方法一起使用，以提高良率(yield)及降低成本。

图1a至图1d是根据本公开第一实施例的形成封装结构的方法的示意性剖视图。图2a至图2n是根据本公开第一实施例的形成筏式rdl结构的方法的示意性剖视图。

参照图1a，提供载板10。载板10可以是玻璃载板、陶瓷载板等。通过例如旋涂(spincoating)法在载板10上形成离型层(de-bondinglayer)11。在一些实施例中，离型层11可以由粘合剂形成，例如紫外线(ultra-violet,uv)胶、光热转换(light-to-heatconversion,lthc)胶等或其他类型的粘合剂。离型层11可在光热作用下分解，从而可将载板10从将在后续步骤中形成的上覆结构脱离。

在离型层11上形成介电层12。在一些实施例中，介电层12是聚合物层。聚合物例如包括聚酰亚胺(polyimide,pi)、聚苯并恶唑(polybenzoxazole，pbo)、苯并环丁烯(benzocyclobutene,bcb)、味之素增补膜(ajinomotobuildupfilm,abf)、焊料抗蚀剂膜(solderresistfilm,sr)等。介电层12通过合适的制造技术形成，例如旋涂、层压(lamination)、沉积等。介电层12是选择性的形成，并且在一些实施例中，可以省略介电层12的形成。

管芯20通过粘合层21贴附至载板10上方的介电层12。粘合层21例如是管芯贴合膜(dieattachfilm,daf)、银胶等。在一些实施例中，管芯20例如是切割自晶圆(wafer)的多个管芯中的一个。管芯20可以是专用集成电路(application-specificintegratedcircuit,asic)芯片、模拟芯片、传感器芯片、无线和射频芯片、电压稳压器芯片或存储器芯片。图1a中所示的管芯20的数量仅用于说明，且本公开不限于此。在一些实施例中，两个或更多个管芯20可以安装在载板10上，并且两个或更多个管芯20可以是相同类型的管芯或不同类型的管芯。

仍然参照图1a，在一些实施例中，管芯20包括衬底15、多个接垫16、钝化层17、多个连接件18和钝化层19。接垫16包括导电材料，例如是金属或金属合金，例如铝、铜、镍或其合金。接垫16可以是互连结构(未示出)的一部分，并且电连接到形成在衬底15上的集成电路装置(未示出)。钝化层17形成在衬底15上方并覆盖接垫16的一部分。接触件16的一部分被钝化层17暴露出来，并用作管芯20的外部连接。连接件18形成在未被钝化层17覆盖的接垫16上并与接垫16电连接。连接件18包括焊料凸块、金凸块、铜凸块、铜柱、铜支柱等。钝化层19形成在钝化层17上方及连接件18的侧边，以覆盖连接件18的侧壁。钝化层17和19分别包括绝缘材料，例如氧化硅、氮化硅、聚合物或其组合。聚合物包括聚苯并恶唑、聚酰亚胺、苯并环丁烯、其组合或其类似物。钝化层17和钝化层19的材料可以相同或不同。在一些实施例中，钝化层19的顶面与连接件18的顶面是大体上齐平。

在一些实施例中，接垫16包括多个接垫16a和16b，连接件18包括分别连接到接垫16a和16b的多个连接件18a和18b。在一些实施例中，接垫16a和16b是管芯20的输入/输出(input/output，i/o)接垫。接垫16a和接垫16b可以是用于不同功能的不同类型的i/o接垫。在一些实施例中，接垫16a是电源(power)i/o接垫，而接垫16b是信号i/o接垫，但本公开不限于此。接垫16a和接垫16b可以彼此电隔离。尽管在图1a中示出了一个接垫16a和两个接垫16b，但是本公开不限于此。

在一些实施例中，在管芯20侧边或周围形成多个集成扇出型穿孔(throughintegratedfan-outvia,tiv)14。在一些实施例中，tiv14包括晶种层(未示出)和形成在晶种层上的导电层(未示出)。晶种层例如是钛和/或铜复合层。导电层例如是铜层。在一些实施例中，tiv14的侧壁可以是直的或斜的。tiv14是可选择性地形成，并且可以在贴附管芯20之前或之后形成。在一些实施例中，tiv14在贴附管芯20之前形成，且tiv14的形成方法包括：通过溅镀或合适的技术在介电层12上形成晶种层，然后在晶种层上形成诸如干式膜抗蚀剂(dryfilmresist)的光刻胶层。之后，在光刻胶层中形成开口以暴露晶种层的部分顶面，然后在被开口暴露的晶种层上通过电镀形成导电层。然后，剥离光刻胶层，并通过刻蚀工艺去除未被导电层覆盖的晶种层，其中所述刻蚀工艺利用导电层作为掩模。刻蚀工艺包括各向同性刻蚀工艺、各向异性刻蚀工艺或其组合。因此，导电层和其下方的晶种层形成tiv14。

仍然参照图1a，在载板10上方形成包封件(encapsulant)22，以包封管芯20和tiv14的侧壁。在一些实施例中，包封件22包括模制化合物、模制底部填充件、树脂(例如环氧树脂)、其组合或其类似物。在另一些实施例中，包封件22包括光敏材料，例如聚苯并恶唑、聚酰亚胺、苯并环丁烯、其组合或其类似物。所述光敏材料可容易地通过曝光和显影工艺或激光钻孔工艺被图案化。在替代实施例中，包封件22包括氮化物(例如氮化硅)、氧化物(例如氧化硅)、磷硅酸玻璃(psg)、硼硅玻璃(bsg)、硼掺杂磷硅酸玻璃(bpsg)、其组合或其类似物。包封件22通过以下方式形成：通过合适的制造技术，例如旋涂、层压、沉积或类似工艺在载板10上形成包封件材料层。包封件材料层包封管芯20和tiv14的顶面和侧壁。之后，执行平坦化制程(例如研磨或抛光工艺)，以移除包封件材料层的一部分，使得管芯20的连接件18a和18b的顶面和tiv14的顶面暴露出来。在一些实施例中，管芯20的顶面、tiv14的顶面和包封件22的顶面彼此大体上共面。

参照图1b，之后，在管芯20和包封件22上形成聚合物层pm1、聚合物层pm2及聚合物层pm3、重布线结构35和重布线结构45。在一些实施例中，聚合物层也可称为介电层。rdl结构35和45穿过聚合物层pm1、pm2及pm3，以分别连接到管芯20。在rdl结构35上形成连接件40，以及在rdl结构45上形成连接件47。在一些实施例中，rdl结构35和rdl结构45是不同类型的rdl结构。在一些实施例中，rdl结构35是筏式rdl结构，rdl结构45是扇出型(fan-out)rdl结构。rdl结构35的形成方法详细描述如下。

图2a至图2n是根据本公开的第一实施例的在图1a所示的结构上形成筏式rdl结构35的方法的示意性剖视图。为了清楚和简洁起见，图1a的区域a中的接垫16a、连接件18a和部分的钝化层17和19被放大示出于图2a至图2n中，而图1a中的其他元件未在图2a至图2n中具体示出。

参照图1a、图2a至图2b，图2a是图1a中区域a的放大图。在一些实施例中，在如图1a所示形成包封件22之后，在管芯20、tiv14和包封件22上形成聚合物层pm1。在一些实施例中，聚合物层pm1包括光敏材料，例如聚苯并恶唑、聚酰亚胺、苯并环丁烯、其组合或其类似物，但本公开不限于此。在另一些实施例中，聚合物层pm1可由无机介电层代替。无机介电层可包括氧化硅、氮化硅、氧氮化硅或其组合。聚合物层pm1可通过合适的技术形成，例如沉积、层压、旋涂或其组合。在一些实施例中，聚合物层pm1可包括与钝化层19的材料相同或不同的材料。在一些实施例中，钝化层19包括类似于聚合物层pm1的材料，并且可被称为聚合物层pm0。

参照图2b，图案化聚合物层pm1，以在聚合物层pm1中形成介层孔23。图案化的方法包括激光钻孔工艺、光刻及刻蚀工艺或其组合。介层孔23穿过聚合物层pm1，以暴露出管芯20的连接件18a的部分顶面。在一些实施例中，在俯视图ta中，介层孔23具有环形的形状。应注意，贯穿全文，环形可包括圆环形、椭圆环形或其他种类的环形或类似形状。沿俯视图ta的线i-i'的介层孔23的横截面形状可以是正方形、矩形、梯形或类似形状，但本公开不限于此。

在一些实施例中，接着通过例如溅镀工艺在聚合物层pm1上形成晶种层s。晶种层s可以是金属晶种层，例如铜晶种层。在一些实施例中，晶种层s包括第一金属层和位于第一金属层上的第二金属层。第一金属层例如是钛层，第二金属层例如是铜层。在一些实施例中，晶种层s与聚合物层pm1共形(conformal)。晶种层s覆盖聚合物层pm1的顶面，并填充到介层孔23中以覆盖介层孔23的内表面。晶种层s与被介层孔23暴露出的连接件18a电性接触。

参照图2c，在晶种层s上形成具有开口25的掩模层24。掩模层24例如是图案化的光刻胶。开口25与介层孔23交叠(overlap)并且与介层孔23空间连通。开口25暴露出位于聚合物层pm1上的部分晶种层s和位于介层孔23中的晶种层s。在一些实施例中，俯视图中的开口25的形状可以是圆形，椭圆形或类似形状，并且开口25与环形介层孔23共轴地对齐，但本公开不限于此。

参照图2d和图2e，例如通过电镀或无电镀覆，在被掩模层24暴露的晶种层s上形成导电层c。导电层c可以是铜或其他合适的金属。

在一些实施例中，接着通过例如灰化(ashing)工艺移除掩模层24，并且以导电层作为掩模，通过刻蚀工艺移除未被导电层c覆盖的晶种层s，并留下晶种层s'。刻蚀工艺可包括各向同性刻蚀工艺、各向异性刻蚀工艺或其组合。晶种层s'沿聚合物层pm1的顶面和介层孔23(图2b)的内表面延伸。导电层c位于聚合物层pm1上方并填入未被晶种层s'填充的介层孔23中，以覆盖晶种层s'。因此，导电层c和其下方的晶种层s'形成重布线层(redistribtuionlayer)rdl1。重布线层rdl1位于连接件18a和聚合物层pm1上，并穿过聚合物层pm1以连接到管芯20的连接件18a。

参照图2e，在一些实施例中，位于介层孔23(图2b)中的晶种层s'和导电层c形成重布线层rdl1的通孔v1，位于聚合物层pm1和通孔v1上的晶种层s'和导电层c形成重布线层rdl1的导电板(conductiveplate)m1。换句话说，重布线层rdl1包括彼此电连接的通孔v1和导电板m1。通孔v1位于聚合物层pm1中的介层孔23(图2b)中，并穿过聚合物层pm1，以与管芯20的连接件18a电接触。在一些实施例中，通孔v1的顶面与聚合物层pm1的顶面大体上齐平。导电板m1位于通孔v1和聚合物层pm1上，并通过通孔v1与管芯20电连接。

图4a是根据本公开一些实施例的重布线层rdl1的俯视图。图2e所示的重布线层rdl1的剖视图是沿图4a的线ii-ii'截取的。

参照图2e和图4a，在一些实施例中，通孔v1具有中空柱体形状，例如中空圆柱体、中空椭圆柱体或其他种类的中空柱体，但本公开不限于此。在一些实施例中，通孔v1是甜甜圈形状(donut-shaped)、环形或类似形状。在一些实施例中，通孔v1也可被称为弯曲的线路或弯曲的导线。通孔v1的俯视图是环形或类似形状。应注意，本文所述的环形不限于圆环形。环形可以是圆形环、椭圆环形或其他类型的环形。通孔v1沿图4a的线ii-ii'的横截面形状可以是两个正方形、两个矩形、两个梯形或类似形状。通孔v1包括内侧壁27和外侧壁28。内侧壁27和外侧壁28可以是直的、倾斜的或弧形的。在一些实施例中，内侧壁27和外侧壁28的俯视图是圆形的。内侧壁27的半径小于外侧壁28的半径。即，通孔v1的内半径ri1小于通孔v1的外半径ro1。通孔v1的环宽度w1定义为外半径ro1和内半径ri1之间的差。换句话说，通孔v1的环宽度w1可以通过以下公式计算：w1＝ro1-ri1。在一些实施例中，环宽度w1的范围为约5μm至约20μm，例如约10μm。

在一些实施例中，通孔v1夹置在聚合物层pm1的两个部分之间。详细来说，聚合物层pm1包括第一部分ip1和第二部分op1。第一部分ip1是指位于通孔v1的环内并与通孔v1的内侧壁27物理接触的聚合物层pm1。第二部分op1是指位于通孔v1的环外并与通孔v1的外侧壁28物理接触的聚合物层pm1。聚合物层pm1的第一部分ip1被通孔v1的内侧壁27包围，并与聚合物层pm1的第二部分op1分隔开。在一些实施例中，聚合物层pm1的第一部分ip1和聚合物层pm1的第二部分op1被位于第一部分ip1和第二部分op1之间的通孔v1彼此完全分隔开。换句话说，在一些实施例中，通孔v1是其中具有孔h(图4a)的封闭环，且聚合物层pm1的第一部分ip1填充在通孔v1的孔h中。

仍然参照图2e和图4a，在一些实施例中，导电板m1是盘(disc)状(例如圆盘状)、碟(dish)形(例如圆碟形)或类似形状，但本公开不限于此。导电板m1的宽度w2的范围例如为约75μm至约135μm。在导电板m1为圆盘状的一些实施例中，导电板m1的宽度w2意指导电板m1的直径。在一些实施例中，导电板m1具有大体上平坦的顶面，但本公开不限于此。参照图4b，在一些实施例中，导电板m1具有位于通孔v1正上方的凹陷rc。凹陷rc例如是环形的。

在一些实施例中，通孔v1和导电板m1是共轴的，即，在剖面图2e中观察时，通孔v1的中心线cl与导电板m1的中心线cl彼此对齐。所述中心线cl垂直管芯20的顶面。在一些实施例中，导电板m1和通孔v1都相对于中心线cl对称，但本公开不限于此。当在俯视图图4a中观察时，通孔v1的中心点cv1和导电板m1的中心点cm1在垂直于管芯20的顶面的方向上彼此对准。需要说明的是，通孔v1的中心点cv1是指通孔v1的环的中心(环心)。在一些实施例中，在重布线层rdl1中，通孔v1的数量等于导电板m1的数量，例如一个通孔v1对应于一个导电板m1。在一些实施例中，重布线层rdl1包括仅一个通孔v1和仅一个导电板m1。

参照图2f至图2h，执行类似于图2b至图2e的工艺，以在聚合物层pm1和重布线层rdl1上形成聚合物层pm2和重布线层rdl2。聚合物层pm2和重布线层rdl2的材料和形成方法分别与聚合物层pm1和重布线层rdl1的材料和形成方法相似，且可相同或不同。应注意，为简洁起见，重布线层rdl1的晶种层s'和导电层c未在之后的图式中具体示出。

参照图2f，在聚合物层pm1和重布线层rdl1上形成聚合物层pm2。之后，对聚合物层pm2进行图案化，以在聚合物层pm2中形成介层孔29。介层孔29露出导电板m1的部分顶面。在一些实施例中，介层孔29和介层孔23(图2c)具有不同尺寸的相似形状，但本公开不限于此。介层孔29的形状和尺寸可以与介层孔23(图2b)的形状和尺寸相同或不同。在一些实施例中，介层孔29和介层孔23是共轴(coaxial)的，并交错开。在一些实施例中，介层孔29的尺寸(例如，宽度、内半径或外半径)大于介层孔23的尺寸。

参照图2g和图2h，在聚合物层pm2上形成具有开口31的掩模层30。开口31与介层孔29交叠，暴露出部分聚合物层pm2和暴露在介层孔29中的导电板m1的顶面。接着在开口31和介层孔29中形成重布线层rdl2。重布线层rdl2电连接到重布线层rdl1。之后，移除掩模层30。应注意，在一些实施例中，重布线层rdl2的形成类似于重布线层rdl1的形成，也包括形成晶种层和导电层，且为了简洁起见，于此未示出也不再赘述。

参照图2h，重布线层rdl2包括通孔v2和位于通孔v2上的导电板m2。通孔v2位于聚合物层pm2中并穿过聚合物层pm2，以与重布线层rdl1的导电板m1的顶面电接触。导电板m2位于通孔v2和聚合物层pm2上，并通过通孔v2与重布线层rdl1电连接。重布线层rdl2的结构特征类似于在图2e、4a和4b中所描述的重布线层rdl1的结构特征，于此不再赘述。重布线层rdl2的形状和尺寸可以与重布线层rdl1的形状和尺寸相同或不同。与聚合物层pm1类似，聚合物层pm2包括位于通孔v2的内侧壁以内的第一部分ip2和位于通孔v2的外侧壁以外的第二部分op2。第一部分ip2被通孔v2包围。聚合物层pm2的第一部分ip2和第二部分op2被位于两者之间的通孔v2彼此分隔开或完全分隔开。

参照图2i至图2k，执行类似于图2b至图2e的工艺，以在聚合物层pm2和重布线层rdl2上形成聚合物层pm3和重布线层rdl3。聚合物层pm3和重布线层rdl3的材料和形成方法分别与聚合物层pm1和重布线层rdl1或聚合物层pm2和重布线层rdl2的材料和形成方法相似，且可相同或不同。

参照图2i，在聚合物层pm2和重布线层rdl2上形成聚合物层pm3。之后，对聚合物层pm3进行图案化，以在聚合物层pm3中形成介层孔32，暴露出重布线层rdl2的导电板m2的部分顶面。在一些实施例中，介层孔32例如是环形的。介层孔32的尺寸(例如，宽度、内半径或外半径)可以分别小于、等于或大于介层孔29和介层孔23的尺寸。

参照图2j和图2k，在聚合物层pm3上形成具有开口34的掩模层33。开口34与介层孔32交叠，暴露出部分聚合物层pm3和暴露在介层孔32中的导电板m2的顶面。接着在开口34和介层孔32中形成重布线层rdl3。重布线层rdl3电连接到重布线层rdl2。之后，移除掩模层33。

参照图2k，重布线层rdl3包括通孔v3和位于通孔v3上的导电板m3。通孔v3位于聚合物层pm3中并穿过聚合物层pm3，以与重布线层rdl2的导电板m2的顶面电接触。导电板m3位于通孔v3和聚合物层pm3上，并通过通孔v3与重布线层rdl2电连接。重布线层rdl3的结构特征与重布线层rdl1或rdl2的结构特征类似，于此不再赘述。与聚合物层pm1和聚合物层pm2类似，聚合物层pm3包括位于通孔v3的内侧壁之内的第一部分ip3和位于通孔v3的外侧壁之外的第二部分op3。第一部分ip3被通孔v3包围。聚合物层pm2的第一部分ip3和第二部分op3被位于两者之间的通孔v2彼此分隔开或完全分隔开。

参照图2k，在一些实施例中，重布线层rdl1、rdl2、rdl3构成rdl结构35。rdl结构35位于聚合物层pm1、pm2、pm3之中和之上。在一些实施例中，rdl结构35被称为筏式rdl结构，其形成于管芯20的正上方。

参照图2l至图2n，接着在rdl结构35上形成连接件40。在一些实施例中，连接件40通过以下工艺形成：在rdl结构35和聚合物层pm1、pm2、pm3上形成保护层36。在一些实施例中，保护层36是聚合物层，并且包括与聚合物层pm1、pm2或pm3的材料相同或不同的材料。在另一些实施例中，保护层36可包括无机材料，例如氧化硅、氮化硅、氧氮化硅或其组合。保护层36可通过合适的技术形成，例如沉积、旋涂、层压或其组合。之后，在保护层36中形成窗37。窗37暴露出rdl结构35的重布线层rdl3的一部分。在一些实施例中，窗37的形成方法包括激光钻孔工艺、曝光和显影工艺、光刻及刻蚀工艺或其组合。

参照图2m和图2n，在保护层36上形成掩模层38。掩模层38具有开口39，开口39与窗37交叠。接着在被窗37和开口39暴露出的rdl结构35的重布线层rdl3和保护层36上形成连接件40。连接件40的材料包括铜、铝、无铅合金(例如，金、锡、银、铝或铜的合金)或铅合金(例如、铅-锡合金)。在一些实施例中，连接件40是导电凸块，并且例如可通过球安装工艺在导电凸块上进一步形成焊料球(未示出)。在一些实施例中，连接件40可以是通过c4工艺形成的受控塌陷芯片连接(controlledcollapsechipconnection，c4)凸块。在另一些实施例中，连接件40可以是焊料球，并且可通过球安装工艺形成。球安装工艺可包括植球工艺和回焊工艺。在一些实施例中，连接件40被称为导电端子(conductiveterminal)。

参照图2n，连接件40通过rdl结构35与管芯20电连接。在一些实施例中，rdl结构35被称为筏式rdl结构，其形成于管芯20正上方的区域中。rdl结构35的结构特征将在下文详细描述。

图3a是根据本公开一些实施例的rdl结构35的立体图。应注意，图3a中的通孔v1、v2、v3和导电板m1、m2、m3为了便于说明而分开示出。但是应理解，通孔v1、v2、v3和导电板m1、m2、m3彼此连接。

参照图2k和图3a，在一些实施例中，rdl结构35包括堆叠在管芯20的连接件18a上的重布线层rdl1、rdl2及rdl3。重布线层rdl1穿过聚合物层pm1，以与管芯20的连接件18a电接触。重布线层rdl2穿过聚合物层pm2，以与重布线层rdl1电接触。重布线层rdl3穿过聚合物层pm3，以与重布线层rdl2电接触。图2k和图3a中所示的重布线层的层数仅用于说明，且本公开不限于此。

在一些实施例中，重布线层rdl1包括通孔v1和位于通孔v1上的导电板m1。重布线层rdl2包括通孔v2和位于通孔v2上的导电板m2。重布线层rdl3包括通孔v3和位于通孔v3上的导电板m3。通孔v1位于聚合物层pm1中并将导电板m1电连接到管芯20。通孔v2位于聚合物层pm2中，以将导电板m2连接到导电板m1。通孔v3位于聚合物层pm3中，以将导电板m3连接到导电板m2。

在一些实施例中，在rdl结构35的每个重布线层rdl1、rdl2、rdl3中，通孔的数量等于导电板的数量，例如一个通孔对应于一个导电板。例如，重布线层rdl1包括或由仅一个通孔v1和仅一个导电板m1组成，重布线层rdl2包括或由仅一个通孔v2和仅一个导电板m2组成，重布线层rdl3包括或由仅一个通孔v3和仅一个导电板m3组成。然而，本公开不限于此。

在一些实施例中，通孔v1、v2、v3的顶面分别与聚合物层pm1、pm2、pm3的顶面大体上共面。在一些实施例中，导电板m1、m2、m3的顶面是大体上平坦的，但是本公开不限于此。在另一些实施例中，每个导电板m1、m2、m3可分别具有位于对应通孔v1、v2、v3正上方的凹陷，如图2e和图4b中所示的导电板m1的说明中所示。

在一些实施例中，重布线层rdl1、rdl2、rdl3的通孔v1、v2、v3具有相似的形状及不同的尺寸，但是本公开不限于此。通孔v1、v2、v3的形状和尺寸可以相同或不同。在一些实施例中，重布线层rdl1、rdl2、rdl3的导电板m1、m2、m3具有相似的形状及不同的尺寸，但是本公开不限于此。导电板m1、m2、m3的形状和尺寸可以相同或不同。

在一些实施例中，通孔v1、v2、v3可以是中空(hollow)圆柱形、甜甜圈形状、环形或类似形状。导电板m1、m2、m3可以是盘形、碟形等。导电板m1、m2、m3是实心的而不是空心(中空)的。在一些实施例中，通孔v1、v2、v3各自与相应的导电板m1、m2、m3之间的接触面积的范围为约150μm²至约2600μm²。通孔v1、v2、v3各自的顶面面积(即，通孔和导电板之间的接触面积)与相应的导电板m1、m2、m3的底面面积的比率的范围例如为约0.01至约0.6。在一些实施例中，具有所述范围内的比率的相应的通孔和导电板之间的接触面积足够大，从而可避免在受到温度负荷(loading)(例如回焊工艺的高温)时rdl结构的破裂问题(crackissue)。另外，rdl结构的通孔或导电板所承受的应力也可控制在合适的范围内。

在一些实施例中，通孔v1、v2、v3和导电板m1、m2、m3是共轴的。也就是说，通孔v1、v2、v3的中心线cl和导电板m1、m2、m3的中心线cl在与管芯20的法线(normalline)平行的方向上彼此对齐。换句话说，通孔v1、v2、v3和导电板m1、m2、m3的中心点cv1/cm1/cv2/cm2/cv3/cm3在垂直于管芯20的顶面的方向上彼此对准，但是本公开不限于此。需要说明的是，通孔v1、v2、v3的中心点是指环的中心点(即，环心)。在一些实施例中，如图2k所示，通孔v1、v2、v3和导电板m1、m2、m3中的每一者各自相对于中心线cl对称，但是本公开不限于此。在每个重布线层rdl1、rdl2、rdl3中，导电板的面积大于通孔的面积，即，通孔位于对应导电板的区域内，换句话说，所有的通孔v1、v2、v3都位于最大导电板的区域内。

参照图2k、图3a、图5a和图5b，在一些实施例中，通孔v1、v2、v3在投射到管芯20的顶面时可彼此错开或彼此部分重叠。举例来说，如图5a所示，通孔v1与通孔v2和v3交错开。通孔v2和通孔v3可部分重叠。如图5b所示，通孔v1、v2、v3全部相互交错。然而，本公开不限于此，通孔v1、v2、v3中的一些或全部可交错、重叠或部分重叠。

参照图5a和图5b，在一些实施例中，通孔v2的内半径ri2大于通孔v1的外半径ro1。通孔v3的内半径ri3可略小于、等于或大于通孔v2的外半径ro2，通孔v3的外半径ro3大于通孔v2的外半径ro2，但本公开不限于此。通孔v1、v2、v3的环宽度w1、w2、w3可相同或不同。在一些实施例中，通孔v2的环宽度w2大于通孔v1的环宽度w1和通孔v3的环宽度w3，通孔v3的环宽度w3大于通孔v1的环宽度w1，但本公开不限于此。在一些实施例中，通孔v1、v2、v3的环宽度w1、w2、w3自下而上逐渐增大。需要说明的是，通孔的内半径是指环形通孔的内侧壁的半径，而通孔的外半径是指环形通孔的外侧壁的半径。每个通孔的环宽度是指内半径与其外半径之间的差值。

虽然通孔v1、v2、v3示出为封闭的环形，但本公开不限于此。参照图5c，在一些实施例中，通孔v1、v2、v3中的至少一者是封闭的环形，通孔v1、v2、v3中的一些不是封闭环形。举例来说，通孔v1、v2、v3中的一些可以是非封闭的环形，或者由排列成环的多个小通孔组成。在一些实施例中，所需承受应力较大的通孔(例如，最底部的通孔v1)是封闭环形的，且在投射到管芯20的顶面时与其他通孔v2和v3交错开，而所需承受应力相对较小的通孔(如通孔v2或v3)不是封闭的环形，而是可为非封闭的环形或由多个小通孔组成，且所需承受应力相对较小的通孔可彼此交错、重叠或部分重叠。

参照图2k及图3a，导电板m1、m2、m3的直径可以彼此相同或不同。在一些实施例中，导电板m1、m2、m3的直径自下而上逐渐增大，但是本公开不限于此。在一些实施例中，通孔v1、v2、v3的尺寸(例如，宽度、内半径或外半径)和导电板m1、m2、m3的尺寸(例如直径)与管芯20的连接件18a的尺寸(例如宽度或直径)相关。在一些实施例中，导电板m1、m2、m3的直径(或宽度)大于管芯20的连接件18a的直径(或宽度)。在实施例中，连接件18a的直径约为75μm，导电板m1、m2、m3的直径分别为约85μm、约100μm、约135μm。

在一些实施例中，在筏式rdl结构35中，通孔是环形的，且导电板是盘状的。因此，通孔和导电板之间的接触面积增加，从而增强了通孔和导电板的强度。当经受温度负荷(例如回焊工艺的高温)时，具有上述结构的筏式rdl结构35的通孔具有增强的强度，从而可降低重布线层的应变(stain)和聚合物层的应力(stress)。因此，筏式rdl结构35的结构可以避免筏式rdl结构35的重布线层破裂(crack)，并且还可以避免重布线层和聚合物层之间的脱层(delamination)问题。

返回参照图1b，在一些实施例中，在形成筏式rdl结构35和连接件40期间，rdl结构45和多个连接件47也形成于管芯20上方。rdl结构45被称为扇出型rdl结构。在一些实施例中，rdl结构45包括多个重布线层rdl1'、rdl2'、rdl3'，堆叠在管芯20的连接件18b或tiv14上并与连接件18b或tiv14电连接。重布线层rdl1'、rdl2'、rdl3'形成在聚合物层pm1、pm2、pm3之中和之上。换句话说，rdl结构45和rdl结构35共用共同的聚合物层pm1、pm2、pm3。

重布线层rdl1'穿过聚合物层pm1并电连接到管芯20的连接件18b和tiv14。重布线层rdl2'穿过聚合物层pm2并电连接到重布线层rdl1'。重布线层rdl3'穿过聚合物层pm3并电连接到重布线层rdl2'。

在一些实施例中，每个重布线层rdl1'、rdl2'、rdl3'包括导电材料。导电材料包括金属，例如铜、铝、镍、钛、其合金、其组合或其类似物，并由电镀工艺形成。在一些实施例中、重布线层rdl1'、rdl2'、rdl3'分别包括晶种层(未示出)和形成在晶种层上的金属层(未示出)。晶种层可以是金属晶种层，例如铜晶种层。在一些实施例中，晶种层包括第一金属层(例如钛层)和位于第一金属层上的第二金属层(例如铜层)。金属层可以是铜或其他合适的金属。在一些实施例中，rdl结构45的重布线层rdl1'、rdl2'、rdl3'的材料和形成方法可与rdl结构35的重布线层rdl1、rdl2、rdl3的材料和形成方法相同或不同。rdl结构45和rdl结构35的结构特征不同，详述如下。

在一些实施例中，重布线层rdl1'、rdl2'、rdl3'分别包括彼此连接的多个通孔v和多个迹线(trace)t。通孔v穿过聚合物层pm1、pm2、pm3以连接重布线层rdl1'、rdl2'、rdl3'的迹线t，迹线t分别位于聚合物层pm1、pm2、pm3上並分别在聚合物层pm1、pm2、pm3的顶面上延伸。

重布线层rdl1'、rdl2'、rdl3'的通孔v和迹线t的形状和结构特征分别与重布线层rdl1、rdl2、rdl3的通孔v1、v2、v3和导电板m1、m2、m3的形状和结构特征不同(图2k)。参照rdl结构45的通孔v和迹线t的俯视图tv，通孔v不是环形的而是实心的，通孔v的俯视图可以是圆形、椭圆形或其他合适的形状。迹线t不是盘状，而是在聚合物层pm1、pm2、pm3上绕线(routing)的导线并且彼此电连接。在某些实施例中，迹线t是线形的。在一些实施例中，在同一重布线层中，rdl结构45的一个通孔v与对应迹线t之间的接触面积远小于rdl结构35的一个通孔v1、v2或v3和对应的导电板m1、m2或m3(图2k)之间的接触面积。在一些实施例中，筏式rdl结构35的一个通孔v1、v2或v3与相应的导电板m1、m2或m3(图2k)之间的接触面积大于rdl结构45的一个通孔v和对应迹线t之间的接触面积的约8倍(例如8倍至32倍)。

在一些实施例中，在rdl结构45的各个重布线层rdl1'、rdl2'、rdl3'中，迹线t的数量可不等于通孔v的数量。在一些实施例中，一条迹线t可连接到多个对应的通孔v。也就是说，在一些实施例中，每个重布线层rdl1'、rdl2'、rdl3'包括一条迹线t和多个通孔v。

在一些实施例中，导电层46穿过保护层36，并形成在由保护层36的开口暴露出的rdl结构45的重布线层rdl3'上。导电层46可包括与重布线层rdl1'、rdl2'、rdl3'的材料类似且可相同或不同的材料。在一些实施例中，导电层46也被称为球下金属(under-ballmetallurgy,ubm)层，其用于球安装(ballmounting)。之后，多个连接件47形成在导电层46上并与导电层46电连接。在一些实施例中，连接件47由具有低电阻系数的导电材料形成，例如sn、pb、ag、cu、ni、bi或其合金，并由合适的工艺形成，例如蒸镀、镀覆、落球(balldrop)或丝网印刷(screenprinting)。在替代实施例中，连接件47可以是由c4工艺形成的受控塌陷芯片连接(即c4)凸块。连接件47通过导电层46和rdl结构45电连接到管芯20。在一些实施例中，与连接件40类似，连接件47也可称为导电端子(conductiveterminal)。连接件47和连接件40可以是相同类型或不同类型的连接件。在一些实施例中，连接件47是焊料球，而连接件40是凸块，但本公开不限于此。

参照图1b和图1c，在一些实施例中，离型层11在光热作用下分解，以使载板10脱离，从而完成封装结构pkg1。

参照图1c，在一些实施例中，封装结构pkg1包括管芯20、包封件22、rdl结构35、rdl结构45、连接件40和连接件47。在一些实施例中，封装结构pkg1是扇出型封装，包括管芯区da和扇出区(fan-outregion)fa。管芯区da是位于管芯区域内的区，其包括管芯20所在的区域及位于管芯20正上方和正下方的区域。扇出区fa是指管芯区da以外的区域。扇出区fa超出管芯区da或位于管芯区da之外，且侧向突出于管芯20的侧壁。

在一些实施例中，rdl结构35和rdl结构45是不同类型的rdl结构。参照图1c，rdl结构35可以是筏式rdl结构，其形成在封装结构pkg1的管芯区da内。在一些实施例中，筏式rdl结构35完全形成在管芯区da内且不延伸到扇出区fa。在一些实施例中，筏式rdl结构35的所有通孔和导电板都位于管芯区da内，但本公开不限于此。在另一些实施例中，筏式rdl结构35的一些导电板可略微超过管芯区da，并包括位于扇出区fa中的小部分。

rdl结构45是用于重布(redistribute)管芯20的i/o接垫的扇出型rdl结构。rdl结构45被形成为从管芯区da延伸到扇出区fa。在一些实施例中，rdl结构35和rdl结构45用于不同的功能。筏式rdl结构35可连接到接垫16a，接垫16a可以是电源(power)i/o接垫，而扇出型rdl结构45可连接到接垫16b，接垫16b可以是信号i/o接垫。在一些实施例中，筏式rdl结构35和扇出型rdl结构45彼此电隔离。

连接件40和连接件47分别连接到筏式rdl结构35和扇出型rdl结构45。在一些实施例中，连接件40和47也被称为导电端子。连接件40位于管芯区da内。在一些实施例中，所有连接件40都形成在管芯区da内，并且不形成在封装结构pkg1的扇形出型区域fa中。在一些实施例中，一些连接件47位于管芯区da内，而另一些连接件47位于扇出区fa中。

参照图1d，在一些实施例中，封装结构pkg1还可通过连接件40和47连接到封装组件50。可形成底部填充层uf以填充封装结构pkg1和封装组件50之间的空间。封装组件50可以是印刷电路板(printedcircuitboard,pcb)、柔性(flex)pcb或其类似物。在一些实施例中，封装组件50包括衬底49和位于衬底49上方的多个接垫51a和51b。衬底49可以包括与管芯20的衬底15相同或不同的材料。接垫51a和51b可包括与管芯20的接垫16a、16b的材料类似、且可相同或不同的材料。接垫51a和接垫51b可以是相同类型的接垫或不同类型的接垫。

在一些实施例中，接垫51a可以是电源i/o接垫(与接垫16a的接触类型相同)，并通过连接件40和筏式rdl结构35电连接到管芯20的接垫16a。在一些实施例中，由于筏式rdl结构35在管芯区da内形成在管芯20的接垫16a正上方，且通孔v1、v2、v3和导电板m1、m2、m3垂直堆叠在接垫16a上。因此，封装结构pkg1的管芯20的接垫16a与封装组件50的接垫51a之间的功率传导路径(powerconductingpath)非常短，并且功率损失显着降低。

在一些实施例中，接垫51b可以是信号i/o接垫(与接垫16b的接垫类型相同)，并且通过连接件47和rdl结构45电连接到管芯20的接垫16b。

图10a是位于封装结构pkg1的管芯区da内的连接件40和其下方的筏式rdl结构35的俯视图。参照图1c、图1d和图10a，尽管在图1c和图1d中仅示出了一个筏式rdl结构35，但筏式rdl结构35的数量不限于此。可在管芯区da内在管芯20上形成一个或多个筏式rdl结构35。如图10a所示，多个筏式rdl结构35a和35b及其上方的连接件40a和40b形成在管芯区da的一个角部(cornerportion)，图10a中所示的筏式rdl结构的位置仅用于说明，且本公开是不限于此。筏式rdl结构35可形成在管芯区da的一个或多个角部或中间部分处或者靠近管芯区da的中间部分处。换句话说，多个筏式rdl结构35a和35b可以随机地形成在管芯区da内。图10a中所示的筏式rdl结构35的数量也只是用于说明，且本公开不限于此。在一些实施例中，筏式rdl结构35a和35b中的一些用作虚设(dummy)rdl结构。虚设rdl结构可连接到或可不连接到连接件18a。在本文中，当元件被描述为“虚设”时，所述元件是电浮置的，即与其他元件电隔离。举例来说，如图10a所示，位于管芯区da最角落处的筏式rdl结构35b是虚设rdl结构，且其上的连接件40b是虚设连接件。

参照图1d、图3b和图10a，在一些实施例中，在封装结构pkg1和封装组件50之间可能存在热膨胀系数(coefficientsofthermalexpansion,cte)失配(mismatch)。在一些实施例中，当通过连接件40和47将封装结构pkg1和封装组件50接合时，在筏式rdl结构35中，当经受温度负荷而由热膨胀系数失配导致的大部分拉动力(drivingforce)施加到重布线层rdl1、rdl2、rdl3，且重布线层rdl1、rdl2、rdl3可能沿距离中性点(distancetoneutralpoint,dnp)方向倾斜，如图3b所示。在一些实施例中，施加到每个重布线层rdl1、rdl2、rdl3的拉动力可能彼此不同，从而导致重布线层rdl1、rdl2、rdl3的倾斜程度可彼此不同。因此使得重布线层rdl1、rdl2、rdl3可能彼此不平行。然而，本公开不限于此。环形或甜甜圈形状的通孔v1/v2/v3可以增强通孔v1/v2/v3的强度以及导电板m1/m2/m3的强度，进一步降低重布线层的应变(strain)和聚合物层所承受的应力(stress)，从而避免了重布线层破裂问题。应注意，每个筏式rdl结构35a或35b的dnp方向被定义为从筏式rdl结构35a或5b各自的中心点cp1或cp2到管芯20的中性点(np)的方向。管芯20的中性点是指管芯20的最中心点np。在一些实施例中，筏式rdl结构35a/35b的中心点cp1/cp2是指筏式rdl结构35a/35b的通孔及导电板的中心点。由于筏式rdl结构的通孔和导电板是共轴的，通孔和导电板的中心点在俯视图中彼此对齐重叠。

在一些实施例中，由热膨胀系数导致的施加到筏式rdl结构35的重布线层的拉动力可以如下公式计算：拉动力＝热膨胀系数差值(ctedifference)×l，其中cte差值是指封装结构pkg1和封装组件50之间的cte差值，l是指筏式rdl结构35a/35b的中心点cp1/cp2(即，通孔和导电板的中心点)与管芯20的中性点np之间的距离l。在一些实施例中，cte差值是一个定值。也就是说，距离管芯20的中性点np的距离越长，由cte失配而导致的施加到筏式rdl结构35的重布线层的拉动力越大。举例来说，如图10a所示，筏式rdl结构35b的中心点cp2与管芯20的中性点np之间的距离l2大于筏式rdl结构35a的中心点cp1与管芯20的中性点np之间的距离l1。因此，由cte失配所引起的施加到筏式rdl结构35b的拉动力大于施加到筏式rdl结构35a的拉动力。应理解，在管芯区da内，位于管芯区da最角落处的组件的中心点与管芯20的中性点np之间的距离最长，因此施加到位于管芯区da的最角落处的所述组件的拉动力(例如，筏式rdl结构35b)是最大的。在筏式rdl结构35b是虚设rdl结构的一些实施例中，所述虚设rdl结构可以帮助减少由cte失配对封装结构pkg1产生的不利影响。

在图10a的实施例中，rdl结构35的俯视图被示出为圆形，其表示筏式rdl结构35的通孔为圆环形，导电板为圆盘形，但本公开不限于此。在另一些实施例中，参照图10b，筏式rdl结构35的俯视图被示出为椭圆形，其表示筏式rdl结构35的通孔可以是椭圆环形和/或导电板可以是椭圆盘形，并且椭圆环形通孔被定向为使得其最长直径指向管芯20的中性点np。也就是说，筏式rdl结构35的椭圆环形通孔的长轴la沿着dnp方向配置，并且筏式rdl结构35的椭圆环形通孔的短轴ma是垂直于dnp方向。

在第一实施例中，筏式rdl结构包括形成在封装结构的管芯区内的通孔和导电板，其中通孔为环形，导电板为盘状。因此，通孔和导电板之间的接触面积增大，通孔和导电板的强度因此增强，重布线层应变和聚合物层应力显着降低，从而避免了重布线层破裂的问题。在一些实施例中，与具有传统通孔结构的筏式rdl结构相比，增强的筏式rdl结构的重布线层所遭受的应变或应力可减少约19％或约31％。此外，通过筏式rdl结构，功率损失(powerloss)显著降低。因此，封装结构的可靠度提高。另外，在一些实施例中，通孔和导电板是共轴的，因此，共轴的筏式rdl结构的占用空间减小，并且重布线层可以具有更大的布局空间。

图6a至图6c是根据本公开第二实施例的形成封装结构的方法的示意性剖视图。图7a至图7k是根据本公开第二实施例的形成筏式rdl结构的方法的示意性剖视图。第二实施例与第一实施例类似，不同之处在于筏式rdl结构的通孔的结构与第一实施例中的不同。第二实施例中封装结构的形成方法和材料与第一实施例中的相似。

参照图1a和图6a，在如图1a所示形成包封件22之后，在管芯20和包封件22上形成聚合物层pm10、聚合物层pm20、聚合物层pm30和rdl结构135与rdl结构45。在rdl结构135上形成连接件40，并在rdl结构45上形成连接件47。在一些实施例中，rdl结构135和rdl结构45是不同类型的rdl结构。在一些实施例中，rdl结构135是筏式rdl结构，rdl结构45是扇出型rdl结构。rdl结构135的材料和形成方法可与第一实施例的rdl结构35的材料和形成方法相同或不同。rdl结构135的形成方法如下所述。

参照图1a、图7a和图7b，其中图7a是图1a中区域a的放大图。在图1a的结构上形成聚合物层pm10。图案化聚合物层pm10，以在聚合物层pm10中形成介层孔123。聚合物层pm10的材料、形成方法和图案化方法与第一实施例中描述的聚合物层pm1的材料、形成方法和图案化方法相似，且可相同或不同，于此不再赘述。介层孔123穿过聚合物层pm10，以暴露出管芯20的连接件18a的顶面。在一些实施例中，介层孔123的俯视图ta'是部分环形(partialringshaped)的。在实施例中，介层孔123是半环形，但本公开不限于此。在另一些实施例中，在俯视图ta'中，介层孔123可以是三分之一环，或者多于或小于半环，或者多于或小于三分之一环。沿俯视图ta'的线b-b'的介层孔123的剖视图可以是正方形、矩形、梯形或类似形状。介层孔123的侧壁可以是直的、倾斜的或弧形等。

参照图7c和图7d，在聚合物层pm10上形成晶种层s。晶种层s覆盖聚合物层pm10的顶面，并填充到介层孔123中以覆盖介层孔123的内表面。在晶种层s上形成具有开口25的掩模层24。开口25与介层孔123交叠并空间连通。接着在被掩模层24暴露出的晶种层s上形成导电层c。之后移除掩模层24和未被导电层c覆盖的晶种层s，并留下晶种层s'。因此，导电层c和其下方的晶种层s'形成重布线层rdl10。在一些实施例中，位于介层孔123(图7c)中的晶种层s'和导电层c形成重布线层rdl10的通孔v10，位于聚合物层pm10和通孔v10上的晶种层s'和导电层c形成重布线层rdl10的导电板m10。换句话说，重布线层rdl10包括通孔v10和导电板m10。通孔v10位于介层孔123中，穿过聚合物层pm10，以与管芯20的连接件18a电接触。导电板m10位于通孔v10和聚合物层pm10上，并通过通孔v10与管芯20电连接。

参照图7d和图9a，在一些实施例中，通孔v10的俯视图是部分环。在实施例中，通孔v10是半环形，但本公开不限于此。在另一些实施例中，在俯视图中，通孔v10可以是三分之一环，或者多于或小于半环，或者多于或小于三分之一环。在一些实施例中，通孔v10也可被称为弯曲的线路或弯曲的导线。通孔v10沿其俯视图的线c-c'的剖视图是方形、矩形、梯形或类似形状。通孔v10的侧壁可以是直的、倾斜的或弧形或类似形状。导电板m10的形状与第一实施例中的导电板m1(图2e)的形状相似、且可相同或不同，于此不再赘述。

在一些实施例中，通孔v10和导电板m10是共轴的，即通孔v10的中心点cv10和导电板m10的中心点cm10在垂直于管芯20的顶面的方向上彼此对齐。需要说明的是，在通孔v10为部分环的实施例中，通孔v10的中心点cv10是指环的中心点。

参照图7e至图7g，执行类似于图7b至图7d的工艺，以在聚合物层pm10和重布线层rdl10上形成聚合物层pm20和重布线层rdl20。为简洁起见，重布线层rdl10的晶种层和导电层未在下图中具体示出。

参照图7e，在聚合物层pm10和重布线层rdl10上形成聚合物层pm20。图案化聚合物层pm20，以形成介层孔129，暴露出重布线层rdl10的顶面的一部分。介层孔129的形状与介层孔123(图7b)类似。在一些实施例中，介层孔129的尺寸(例如，宽度)大于介层孔123的尺寸，但本公开不限于此。

参照图7f和图7g，在聚合物层pm10上形成具有开口31的掩模层30，开口31与介层孔129交叠并空间连通。在开口31和介层孔129中形成重布线层rdl20。之后，移除掩模层30。需要说明的是，类似于重布线层rdl10的形成，重布线层rdl20的形成也可包括形成晶种层和导电层，并且为了简洁起见，于此不再示出和赘述。

参照图7g，在一些实施例中，重布线层rdl20包括通孔v20和导电板m20。通孔v20位于介层孔129(图7e)中，穿过聚合物层pm20，以与重布线层rdl10的导电板m10电接触。导电板m20位于通孔v20和聚合物层pm20上，并通过通孔v20与重布线层rdl10电连接。

参照图7h至图7i，执行类似于图7b至图7d的工艺，以在聚合物层pm20和重布线层rdl20上形成聚合物层pm30和重布线层rdl30。

参照图7h，在聚合物层pm20和重布线层rdl20上形成聚合物层pm30。图案化聚合物层pm30以形成介层孔132，暴露重布线层rdl20的顶面的一部分。

在聚合物层pm30上形成具有开口34的掩模层33，开口34与介层孔132交叠并空间连通。在开口34和介层孔132中形成重布线层rdl30。之后，移除掩模层33。值得注意的是，在一些实施例中，类似于重布线层rdl10，重布线层rdl30和重布线层rdl20也分别包括晶种层(未示出)和位于晶种层上的导电层(未示出)。

参照图7i，在一些实施例中，重布线层rdl30包括通孔v30和导电板m30。通孔v30位于介层孔132(图7h)中，穿过聚合物层pm30，以与重布线层rdl20的导电板m20电接触。导电板m30位于通孔v30和聚合物层pm30上，并通过通孔v30与重布线层rdl20电连接。

仍然参照图7i，至此，rdl结构135即已完成。在一些实施例中，rdl结构135包括形成在聚合物层pm10、pm20和pm30之中和之上的重布线层rdl10、rdl20、rdl30。图7i中所示的rdl结构135中所包括的重布线层的层数仅用于说明，且本公开不限于此。

参照图7j和图7k，执行类似于图2l至图2n的工艺，以在聚合物层pm30和rdl结构135上形成保护层36和连接件40。连接件40与rdl结构135的重布线层rdl30电接触，并通过rdl结构135与管芯20电连接。rdl结构135的结构特征描述如下。

参照图7i和图8a，在一些实施例中，rdl结构135包括三层堆叠的且彼此电连接的重布线层rdl1、rdl2、rdl3。每个重布线层rdl1、rdl2、rdl3包括通孔和位于通孔上的导电板。在一些实施例中，在rdl结构135的每个重布线层rdl10、rdl20、rdl30中，通孔的数量等于导电板的数量，例如一个通孔对应于一个导电板。举例来说，重布线层rdl10包括仅一个通孔v10和仅一个导电板m10，重布线层rdl20包括仅一个通孔v20和仅一个导电板m20，重布线层rdl30包括仅一个通孔v30和仅一个导电板m30。需要说明的是，为了便于说明，图8a中的通孔v10、v20、v30和导电板m10、m20、m30分开示出，但应该理解它们是相互连接的。

参照图7i，图8a，图9b和图9c，在一些实施例中，通孔v10、v20、v30具有不同尺寸的相似形状，但是本公开不限于此。通孔v10、v20、v30的形状和尺寸可以相同或不同。在一些实施例中，通孔v10、v20、v30是半环形的，并且当投射到管芯20的顶面时彼此不重叠而是彼此交错开(图9b)，但本公开不限于此。此外，通孔v10、v20、v30是共轴的，也就是说，通孔v10、v20、v30的中心点cv10、cv20、cv30在投射到管芯20的顶面时彼此对准。在一些实施例中，参照图9b和图9c，如俯视图所示，通孔v10、v20、v30沿dnp方向排列，dnp方向被定义为从通孔v10/v20/v30的中心点cv10/cv20/cv30到管芯20的中性点np的方向。在一些实施例中，通孔v10、v20、v30分别相对于dnp方向对称。

在一些实施例中，导电板m10、m20、m30的形状和结构特征类似于第一实施例中所述的导电板m1、m2、m3的形状和结构特征，于此不再赘述。通孔v10、v20、v30和导电板m10、m20、m30是共轴的。也就是说，在一些实施例中，通孔v10、v20、v30的中心点cv10、cv20、cv30和导电板m10、m20、m30的中心点cm10、cm20、cm30在垂直于管芯20的顶面的方向上彼此对齐。

在一些实施例中，从一个观点来看，rdl结构135具有弹簧结构，相邻重布线层rdl10、rdl20、rdl30的通孔v10、v20或v30设置在相应的导电板m10、m20或m30的中心线cl的相对两侧。举例来说，通孔v10和通孔v20设置在导电板m10的中心线cl的相对两侧，通孔v20和通孔v30设置在导电板m20的中心线cl的相对两侧。导电板m10、m20、m30的中心线cl彼此对齐。当在剖视图7i中观察时，每个导电板m10、m20、m30的中心线cl是指通过所述导电板的中心点cm10、cm20、cm30(图8a)，并且垂直于顶面管芯20以及垂直于dnp方向的中心线。当在俯视图9c中观察时，每个导电板m10、m20、m30的中心线cl可表示通过所述导电板的中心点cm10、cm20、cm30(图8a)，与管芯20的顶面平行并垂直于dnp方向的中心线。为简洁起见，图9c中仅示出导电板m30。换句话说，相邻的重布线层rdl10、rdl20、rdl30的通孔v10、v20或v30设置在一个中心平面的相对侧边，所述中心平面穿过导电板m10、m20、m30的中心点cm10、cm20、cm30并且垂直于管芯20的顶面或导电板的顶面并垂直于dnp方向。在一些实施例中，相邻重布线层rdl10、rdl20、rdl30的通孔v10、v20或v30在投射到管芯20的顶面时完全交错。举例来说，通孔v10与通孔v20完全交错，也就是说，相对于穿过导电板m10的中心平面，重布线层rdl20中没有通孔设置在与通孔v10同一侧的区域中。通孔v10和通孔v30可以交错、交叠或部分交叠。在一些实施例中，只要rdl结构135具有弹簧结构，通孔v10、v20、v30可以彼此交错，部分交叠或交叠。

参照图6a，与图1b类似，在一些实施例中，在rdl结构135的形成期间，包括重布线层rdl1'、rdl2'、rdl3'的rdl结构45也形成在聚合物层pm10、pm20、pm30之中和之上。多个连接件47形成在rdl结构45上，并通过rdl结构45电连接到管芯20或/和tiv14。

参照图6a和图6b，离型层11在光热作用下分解，从而使载板10脱离。至此，封装结构pkg2即已完成。

参照图6b，在一些实施例中，封装结构pkg2包括管芯20、包封件22、rdl结构135、rdl结构45、连接件40和连接件47。rdl结构135是形成在封装结构pkg2的管芯区da内的筏式rdl结构。rdl结构135被配置为弹簧结构。rdl结构45是扇出型rdl结构，其被形成为从封装结构pkg2的管芯区da延伸到扇出区fa。封装结构pkg2与封装结构pkg1类似，不同之处在于rdl结构135的通孔是部分环形，且rdl结构135具有弹簧结构，封装结构pkg2的其他特征是大体上与封装结构pkg1相同，于此不再赘述。

参照图6c，封装结构pkg2还可通过连接件40和47连接到封装组件50。可形成底部填充层uf，以填充封装结构pkg2和封装组件50之间的空间。

参照图6c，在一些实施例中，在封装结构pkg2和封装组件50之间可能存在cte失配，当受到温度负荷时，由cte失配所导致的大部分拉动力施加到筏式rdl结构135的重布线层，如图8b所示，筏式rdl结构135可能沿dnp方向倾斜。由于筏式rdl结构135被形成为具有弹簧结构，因此重布线层的应变或应力可以被释放或显着减小。在一些实施例中，与具有传统通孔结构的筏式rdl结构相比，本揭露的rdl应变或应力可减少约27％或约32％。

第二实施例的筏式rdl结构在管芯区内的位置与图10a所示的第一实施例中所述的类似，且在管芯区的最角落处的一些筏式rdl结构区也可作为虚设筏式rdl结构。

在本公开的第二实施例中，除了与第一实施例中的封装结构pkg1类似的有益效果之外，封装结构pkg2还具有以下有益效果：在第二实施例中，由于筏式rdl结构具有部分环形的通孔并且被配置成弹簧结构，因此筏式rdl结构的重布线层是可挠性的(flexible)、可伸缩的(elastic)或具有弹性的(resilient)。当封装结构pkg2与封装组件50之间存在cte失配时，重布线层的应力或应变可进一步释放并显着减少。

在本公开的实施例中，尽管筏式rdl结构被整合到如前述实施例中所示的扇出型封装结构中，但本公开不限于此。本公开的筏式rdl结构也可应用于其他类型的封装结构，例如扇入型(fan-in)封装。

根据本公开的一些实施例，封装结构包括管芯、位于管芯上的介电层、rdl结构和导电端子。rdl结构包括位于介电层之中和之上的重布线层。重布线层包括通孔和导电板。通孔位于介电层中，并穿过介电层以连接到管芯。通孔是环形的。导电板位于通孔和介电层上，并通过通孔连接到管芯。导电端子通过rdl结构与管芯电连接。

在上述封装结构中，介电层包括第一部分与第二部分，第一部分被通孔的内侧壁包围，第二部分位于通孔的外侧壁之外，其中介电层的第一部分与第二部分被位于第一部分与第二部分之间的通孔间隔开。

在上述封装结构中，通孔和导电板是共轴的。

在上述封装结构中，重布线结构包括多层交替堆叠的通孔和导电板，且多层导电板的直径自下而上逐渐增加，多层通孔彼此交错或彼此部分交叠。

在上述封装结构中，通孔具有圆环形或椭圆环形。

在上述封装结构中，通孔具有椭圆环形，且椭圆环形的通孔的长轴沿着通孔的dnp方向配置，其中dnp方向被定义为从通孔的中心点到管芯的中性点的方向。

在上述封装结构中，通孔的顶面面积与导电板的底面面积的比率的范围为约0.01至约0.6。

在上述封装结构中，重布线结构位于管芯正上方的区域内，且封装结构还包括位于介电层之中和之上的扇出型重布线结构，扇出型重布线结构与重布线结构电隔离。

在上述封装结构中，重布线结构连接到管芯的电源输入/输出接垫，扇出型重布线结构连接到管芯的信号输入/输出接垫。

根据本公开的替代实施例，封装结构包括管芯、rdl结构和导电端子。rdl结构与管芯电连接。rdl结构包括具有第一通孔和第一导电板的第一重布线层。第一通孔穿过第一介电层以连接到管芯，第一导电板位于第一通孔和第一介电层上。第一通孔是弯曲的导线。导电端子通过rdl结构与管芯电连接。

在上述封装结构中，重布线结构还包括具有第二通孔和第二导电板的第二重布线层。第二通孔穿过第二介电层以连接到第一导电板。第二导电板位于第二通孔与第二介电层上。第二通孔的数量等于第二导电板的数量。第一通孔和第二通孔在投射到管芯的顶面时彼此交错开。

在上述封装结构中，第一通孔和第二通孔是部分环形的。

在上述封装结构中，第一通孔和第二通孔分别沿dnp方向对称，dnp方向被定义为从第一通孔和第二通孔各自的中心点到管芯的中性点的方向。

在上述封装结构中，第一通孔和第二通孔位于第一导电板的中心线的相对侧边。

在上述封装结构中，第一通孔是环形的。

根据本公开的一些实施例，提供一种形成封装结构的方法，包括以下步骤。提供管芯。在管芯上形成介电层。在介电层之中和之上形成包括重布线层的rdl结构。形成导电端子，导电端子通过rdl结构电连接到管芯。形成rdl结构包括以下步骤。图案化介电层以形成穿过介电层的介层孔。介层孔是环形的。在介电层的介层孔中形成通孔。通孔连接到管芯。在通孔和介电层上形成导电板。导电板通过通孔连接到管芯。

在上述形成封装结构的方法中，介层孔的形成将介电层分离成第一部分和第二部分，第一部分和第二部分通过位于两者之间的通孔彼此间隔开。

在上述形成封装结构的方法中，导电板被形成为与通孔共轴。

在上述形成封装结构的方法中，介层孔被形成为封闭的环形。

在上述形成封装结构的方法中，介层孔被形成为非封闭的环形。

以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应知，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不悖离本公开的精神及范围，而且他们可在不悖离本公开的精神及范围的条件下对其作出各种改变、代替、及变更。