静电保护结构和半导体器件的制作方法

本发明涉及半导体领域，特别是涉及一种静电保护结构和半导体器件。

背景技术：

电子器件在生产、组装、测试、存放或搬运过程中都容易产生静电，静电通常瞬间电压非常高(千伏级别)，可对器件造成永久性的损坏，因此需要接入静电保护电路，在产生静电时能及时将静电电荷释放掉，保护主电路。pnp三极管因其具有较高的保持电压和较低的导通电阻而常被用于静电保护电路中，当pnp三极管经触发而导通时，静电保护电路导通并进行静电保护。pnp三极管的导通条件是发射极与集电极之间的电压差达到开通的阈值电压，而发射极与集电极之间的电压差与两者之间的电阻有关，通过调节发射极与集电极之间的电阻的大小，可以调节pnp三极管的触发电压的大小。在目前工艺中，通常是通过调节基区和发射区的掺杂浓度来调节发射极与集电极之间的寄生电阻，然而调节掺杂浓度不易控制且当半导体器件包含多个结构时，仅改变部分区域的掺杂浓度需要增加光刻层次和工艺步骤，从而增加工艺成本和工艺难度。

技术实现要素：

基于此，有必要针对pnp三极管静电保护电路中，静电保护电路的触发依赖于掺杂浓度而造成的上述至少一种技术问题，提出了一种新的静电保护结构和半导体器件。

一种静电保护结构，包括：

半导体基底，具有p型导电类型；

第一阱区，形成于所述半导体基底内，所述第一阱区具有n型导电类型；

第一掺杂区和第二掺杂区，分别形成于所述第一阱区内且间隔设置，所述第一掺杂区和所述第二掺杂区均具有p型导电类型；及

电阻结构与互连结构，所述互连结构包括第一电连接结构和第二电连接结构，所述第一电连接结构分别与所述第一掺杂区和所述第一阱区连接，所述电阻结构通过所述第一电连接结构连接于所述第一掺杂区与所述第一阱区之间，且从连接于所述第一掺杂区与所述电阻结构之间的所述第一电连接结构引出所述静电保护结构的第一连接端，所述第二电连接结构与所述第二掺杂区连接，且从所述第二电连接结构引出所述静电保护结构的第二连接端。

上述静电保护结构，在半导体基底内形成pnp三极管结构，其中，第一阱区、第一掺杂区和第二掺杂区分别形成pnp三极管结构的基区、发射区和集电区，第一掺杂区与第一阱区之间通过互连结构连接有一电阻结构，相当于pnp三极管的发射极与基极之间连接有一电阻结构，通过改变电阻结构的大小，可以调节发射极与基极之间的电阻，因此无需调节基区与发射区的掺杂浓度，继而省略因改变掺杂浓度而增加的光刻工艺。同时，电阻结构的阻值明确，根据需要设定的触发电压的大小，直接接入具有相应阻值的电阻结构，对发射极与基极之间电阻的调节更加精确。

在其中一个实施例中，所述半导体基底具有p型导电类型，所述第二电连接结构还与所述半导体基底连接。

在其中一个实施例中，还包括：

第二阱区，形成于所述半导体基底内，且与所述第一阱区间隔设置，所述第二阱区具有n型导电类型，所述第二阱区与所述第一连接端连接。

在其中一个实施例中，所述第一阱区内形成有多个间隔设置的所述第一掺杂区和多个间隔设置的所述第二掺杂区，所述第一掺杂区与所述第二掺杂区交替设置，各所述第一掺杂区通过所述第一电连接结构相互连接，各所述第二掺杂区通过所述第二电连接结构相互连接。

在其中一个实施例中，所述第一阱区内形成有相对设置的第三掺杂区，各所述第三掺杂区具有n型导电类型，各所述第三掺杂区的掺杂浓度大于所述第一阱区的掺杂浓度，所述第一电连接结构与各所述第三掺杂区连接，所述第一掺杂区和所述第二掺杂区形成于所述相对设置的第三掺杂区之间的第一阱区内。

在其中一个实施例中，各所述第一掺杂区之间、各所述第二掺杂区之间以及所述第一掺杂区和所述第二掺杂区之间形成有场氧隔离结构或者浅沟槽隔离结构。

在其中一个实施例中，所述半导体基底内还形成有第四掺杂区，所述第四掺杂区具有p型导电类型，所述第四掺杂区的掺杂浓度大于所述半导体基底的掺杂浓度，所述第二电连接结构与第四掺杂区连接。

在其中一个实施例中，所述电阻结构为多晶硅电阻。

在其中一个实施例中，所述互连结构为金属互连结构。

本发明还涉及一种半导体器件，包括主电路结构和静电保护结构，所述主电路结构与所述静电保护结构连接，所述静电保护结构为上述任一种静电保护结构。

附图说明

图1为本发明一实施例中静电保护结构的侧面剖视图；

图2为本发明一实施例中静电保护结构的等效电路图；

图3为本发明另一实施例中静电保护结构的侧面剖视图；

图4为本发明又一实施例中静电保护结构的侧面剖视图；

图5为本发明又一实施例中静电保护结构的等效电路图；

图6为本发明一实施例中半导体器件的等效电路图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

如图1所示，静电保护结构包括半导体基底100，在半导体基底100内形成有第一阱区110，在第一阱区110内形成有间隔设置的第一掺杂区111和第二掺杂区112，静电保护结构还包括电阻结构r1和互连结构300，互连结构包括第一电连接结构310和第二电连接结构320，其中，第一电连接结构310分别与第一掺杂区111和第一阱区110连接，且第一掺杂区111和第一阱区110之间通过第一电连接结构310连接有电阻结构r1，从连接于第一掺杂区111和电阻结构r1之间的第一电连接结构引出该静电保护结构的第一连接端；第二电连接结构320与第二掺杂区112连接，从第二电连接结构320引出静电保护结构的第二连接端。在上述结构中，第一掺杂区111和第二掺杂区112具有p型导电类型，第一阱区具有n型导电类型。

在本申请中，半导体基底100内形成pnp三极管，其中，第一阱区110形成pnp三极管的基区，第一掺杂区111形成pnp三极管的发射区，第二掺杂区112形成pnp三极管的集电区，第一掺杂区111通过电阻结构r1与第一阱区110连接，相当于pnp三极管的发射极通过电阻结构r1与基极连接，静电保护结构的等效电路图如图2所示，需要说明的是，当第一阱区110内形成有多个并联的pnp三极管，多个pnp三极管的发射极与基极之间均连接有电阻结构r1，则等效电路图中的电阻r1’等效各pnp三极管的发射极与基极之间的电阻结构r1相并联的等效电阻，如图1所示，当静电保护结构中的第一阱区110内形成的两个并联的pnp三极管中均连接有电阻结构r1，即静电保护结构中接入两个电阻结构r1，则等效电路图中的电阻r1’等效于两个电阻结构r1相并联的等效电阻，电阻r1’的电阻值为电阻结构r1的一半。由于基区和发射区本身具有一定的电阻，相当于发射极与基极之间还接有寄生电阻rj，同理，等效电路图中的rj’也等效各pnp三极管的发射极与基极之间的寄生电阻rj相并联的等效电阻。在本申请中，从第一掺杂区111与电阻结构r1连接的一端引出静电保护结构的第一连接端，即以pnp三极管的发射极作为静电保护结构的第一连接端，从第二掺杂区112引出静电保护结构的第二连接端，即以pnp三极管的集电极作为静电保护结构的第二连接端，当第一连接端的接入的电压vin较大，发射极与基极之间的压降达到导通所需的阈值电压时，pnp三极管导通，即静电保护电路被接通，电流从第一连接端经过三极管流向第二连接端，静电电荷通过三极管释放。由于触发三极管导通所需的触发电压的大小与发射极与基极之间的电阻有关，电阻越大，则所需的触发电压越小，因此，只需要根据设定的触发电压选择合适的电阻结构r1接入第一掺杂区111与第一阱区110之间，不需要调整第一掺杂区111和第一阱区110的掺杂浓度，因此可以省略进行局部掺杂浓度调整而增加的光刻工艺。同时，在第一阱区110和第一掺杂区111的掺杂浓度不变的前提下，第一阱区110和第一掺杂区111之间接入电阻结构r1，增大发射极与基极之间的电阻，降低触发所需的电流，从而降低触发三极管导通的触发电压，所需的触发电压越低，静电保护电路越容易被开通，一旦静电保护电路开通，电流便通过静电保护电路泄放，从而使主电路的电压不会高于触发电压，提高静电保护电路对主电路的保护能力。

在一实施例中，第一掺杂区111和第二掺杂区112均为一相对重掺杂区，第一掺杂区111既构成pnp三极管的p型发射区，其本身也可作为p型发射区的引出结构直接与第一电连接结构310连接，第二掺杂区112也既构成pnp三极管的p型集电区，其本身也可作为p型集电区的引出结构直接与第二电连接结构320连接。在另一实施例中，第一掺杂区111包含一相对轻掺杂区以及形成于该相对轻掺杂区内的相对重掺杂区，在第一掺杂区111内，该相对轻掺杂区形成pnp三极管的p型发射区，该相对重掺杂区作为p型发射区的引出结构与第一电连接结构310连接；第二掺杂区112也包含一相对轻掺杂区以及形成于该相对轻掺杂区内的相对重掺杂区，在第二掺杂区112内，该相对轻掺杂区形成pnp三极管的p型集电区，该相对重掺杂区作为p型集电区的引出结构与第二电连接结构320连接。

在一实施例中，如图3所示，半导体基底100具有p型导电类型，互连结构300第二电连接结构320还与半导体基底100连接，实现第二掺杂区112与半导体基底100的电连接。通常，半导体基底100接地，将第二掺杂区112与半导体基底100连接，相当于将pnp三极管的集电极接地，静电保护电路导通后，静电电流通过三极管流入地，实现对主电路的静电保护。

在一实施例中，如图1所示，第一阱区110内形成有多个间隔设置的第一掺杂区111和多个间隔设置的第二掺杂区112，且第一掺杂区111和第二掺杂区112交替设置，各第一掺杂区111通过第一电连接结构310相互连接，各第二掺杂区112通过第二电连接结构320相互连接。在本实施例中，通过设置多个第一掺杂区111和多个第二掺杂区112且第一掺杂区111和第二掺杂区112交替设置，相当于在半导体基底100内形成多个并列的三极管，从而增加内部电流路径并缩短三极管中发射极与集电极之间的间距，使静电电流更容易从发射极流入集电极，快速完成静电电荷的泄放。

在一实施例中，第一阱区110内还形成有相对设置的第三掺杂区113，各第三掺杂区113具有n型导电类型，且第三掺杂区113的掺杂浓度大于第一阱区110的掺杂浓度，第三掺杂区113作为第一阱区110的引出结构，第一电连接结构310与第一阱区110连接具体为与第一阱区110内的第三掺杂区113连接。在本实施例中，通过设置高浓度的第三掺杂区113与第一电连接结构连接，可以减小接触电阻，使两者具有良好的欧姆接触。进一步的，第一掺杂区111和第二掺杂区112形成于相对设置的第三掺杂区113之间的第一阱区110内，通过在中间引出集电极和发射极并在两侧引出基极，可以进一步缩短集电极与发射极之间的路径，使静电电流快速从发射极流入集电极，完成静电电荷的泄放。在一实施例中，各第三掺杂区113与相邻的第一掺杂区111之间均连接有第一电阻结构r1。

在一实施例中，半导体基底100内也形成有第四掺杂区130，第四掺杂区130具有p型导电类型，第四掺杂区130的掺杂浓度大于半导体基底的掺杂浓度，第四掺杂区130作为半导体基底100的引出结构，半导体基底100与第二电连接结构320连接，实际为第四掺杂区130与第二电连接结构320连接。同理，通过设置高浓度的第四掺杂区130与第二电连接结构320连接，可以减小接触电阻，使两者具有良好的欧姆接触。

在一实施例中，如图4所示，半导体基底100具有p型导电类型且与第二电连接结构320连接，静电保护结构还包括第二阱区120，第二阱区120设于半导体基底100内且第二阱区120与第一阱区110间隔设置，第二阱区120具有n型导电类型，且第二阱区120与静电保护结构的第一连接端连接。在本实施例中，半导体基底100内形成有第一阱区110和第二阱区120，其中，第一阱区110内形成pnp三极管结构，第二阱区120与半导体基底100形成二极管，形成的静电保护结构的等效电路图如图5所示，在三极管的发射极和集电极之间，还并联有二极管。若静电保护结构不包括该二极管，当静电保护电路的第一连接端的电压vin为负时，具有p型导电类型的第二掺杂区112(集电区)和具有n型导电类型的第一阱区110(基区)形成一正向pn结，即电流从三极管的集电极流向基极，并经过寄生电阻rj和电阻结构r1，最后从第一连接端流入与第一连接端连接的主电路结构，当寄生电阻rj和电阻结构r1的阻值较大时，第一连接端的电压vin为较大的负电压，静电保护结构会向主电路结构提高一个较大的负电压，同样可能造成主电路结构损坏。在本实施例中，通过接入一反向二极管，并当静电保护电路的第一连接端接入较大的正向触发电压，三极管导通，电流从第一连接端经过三极管流向第二连接端，静电电荷通过三极管泄放，从而进行静电保护；当静电保护电路的第一连接端接入反向电压，二极管正向导通，半导体基底内的电流从第二连接端通过正向二极管流向第一连接端，而不会经过三极管，而二极管的正向导通压降较小，可以将静电保护电路第一连接端的电压vin钳位于一较小的负电压，因此不会损坏与静电保护电路连接的主电路结构。通过上述分析可知，本实施例中的静电保护结构可实现正反双向保护。

在一实施例中，第二阱区120内也形成有第五掺杂区121，第五掺杂区121具有n型导电类型，且第五掺杂区121的掺杂浓度大于第二阱区120的掺杂浓度，第五掺杂区121作为第二阱区120的引出结构，第二阱区120与第一连接端连接实际为第五掺杂区121与第一连接端连接。同理，通过设置高浓度的第五掺杂区121与第一连接端连接，可以减小接触电阻，使两者具有良好的欧姆接触。

在一实施例中，各第一掺杂区111之间、各第二掺杂区112之间以及第一掺杂区111与第二掺杂区112之间形成有隔离结构200，该隔离结构200可为场氧隔离结构或浅沟槽隔离结构，所述场氧隔离结构或所述浅沟槽隔离结构的材料可为氧化硅。

在一实施例中，半导体基底100可为硅衬底，也可为硅衬底以及通过外延生长在硅衬底上形成的外延层。在一实施例中，互连结构可为处于半导体结构外的电连接结构如导线，也可为形成于半导体基底上方的金属互连结构，该金属互连结构包括导电接触孔和与导电接触孔连接的金属层。在一实施例中，电阻结构r1为形成于半导体基底上方的多晶硅电阻。

本申请还涉及一种半导体器件，包括主电路结构和静电保护结构，主电路结构与静电保护结构连接，其中，静电保护结构为上文介绍的静电保护结构。半导体器件的一等效电路图如图6所示。通过设置静电保护结构，当主电路结构因静电而产生较大的触发电压时，静电保护电路接通并对主电路结构进行静电保护，静电保护结构进行静电保护的工作原理已在上文介绍，在此不再赘述。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。