1.一种集成电路器件，包括：
半导体衬底，包括具有上表面的掺杂区；以及
硅化物层，具有仅部分覆盖所述掺杂区的所述上表面的区域的区域。
2.根据权利要求1所述的集成电路器件，其中所述掺杂区是mos型晶体管的源极区或漏极区中的一个。
3.根据权利要求1所述的集成电路器件，其中所述掺杂区是二极管的阳极或阴极中的一个。
4.根据权利要求3所述的集成电路器件，其中所述二极管的所述阳极的一部分被控制电极覆盖。
5.根据权利要求1所述的集成电路器件，其中所述掺杂区形成二极管的阴极和晶体管的漏极，所述二极管与所述晶体管彼此串联电连接。
6.根据权利要求5所述的集成电路器件，其中所述掺杂区的掺杂剂原子浓度在1017至1018原子/cm3的范围内。
7.根据权利要求5所述的集成电路器件，还包括另一硅化物层，所述另一硅化物层具有的区域仅部分覆盖所述半导体衬底中的另一掺杂区的上表面的区域，所述另一掺杂区形成所述二极管的阳极。
8.根据权利要求5所述的集成电路器件，还包括另一硅化物层，所述另一硅化物层具有的区域仅部分覆盖所述半导体衬底中的另一掺杂区的上表面的区域，所述另一掺杂区形成所述晶体管的源极。
9.根据权利要求5所述的集成电路器件，其中彼此串联电连接的所述二极管和所述晶体管形成防止静电放电影响的保护电路。
10.根据权利要求1所述的集成电路器件，其中所述硅化物层的厚度在10nm至30nm的范围内。
11.根据权利要求1所述的集成电路器件，其中所述半导体衬底是绝缘体上硅结构的半导体层。
12.根据权利要求11所述的集成电路器件，其中所述绝缘体上硅结构为超薄绝缘体上硅类型。
13.根据权利要求1所述的集成电路器件，其中所述掺杂区的所述上表面的所述区域仅被所述硅化物层的单个部分覆盖。
14.根据权利要求1所述的集成电路器件，其中所述掺杂区的所述上表面的所述区域被所述硅化物层的多个分离部分覆盖。
15.根据权利要求14所述的集成电路器件，其中所述多个分离部分彼此规则地间隔开。
16.根据权利要求1所述的集成电路器件，其中所述掺杂区是防止静电放电影响的保护电路的一部分。