阵列基板及其制造方法、显示装置与流程

本公开涉及显示技术领域，尤其涉及一种阵列基板及其制造方法、包括该阵列基板的显示装置。

背景技术：

随着技术的不断发展，高分辨率的显示装置逐渐成为研究的热点。例如，8k分辨率的显示装置逐渐出现在市面上。8k分辨率的显示屏包括7680×4320个像素，以形成高ppi(pixelsperinch)的显示屏。高ppi的显示屏能够以较高的像素密度显示图像，从而实现高品质的显示画面。

在例如8k分辨率的高ppi的显示装置中，降低或者避免走线的电阻压降(即irdrop)导致的各种不利影响，是本领域中研究的重要课题。

技术实现要素：

为了解决上述问题的至少一个方面，本公开提供一种阵列基板及其制造方法、包括该阵列基板的显示装置。

在一个方面，提供一种阵列基板，包括：

衬底基板；

设置在所述衬底基板上的第一信号线；

设置在所述衬底基板上且覆盖所述第一信号线的第一缓冲层；

设置在所述第一缓冲层背离所述衬底基板一侧的第二信号线；

设置在所述衬底基板上且覆盖所述第二信号线的第一绝缘层；和

设置在所述第一绝缘层背离所述衬底基板一侧的薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，

其中，所述第一信号线的厚度大于所述薄膜晶体管的栅极的厚度，并且所述第二信号线的厚度大于所述薄膜晶体管的源极或漏极的厚度。

例如，所述第一信号线的厚度至少为所述薄膜晶体管的栅极的厚度的1.5倍，且所述第二信号线的厚度至少为所述薄膜晶体管的源极或漏极的厚度的1.5倍。

例如，所述第一信号线和所述第二信号线均包括铜基金属。

例如，所述第一信号线包括栅线，并且所述第二信号线包括电源线或数据线。

例如，所述第一绝缘层包括第一层间介电层和第二缓冲层，所述第一层间介电层设置于所述第二信号线两侧，所述第二缓冲层设置在所述第一层间介电层背离所述衬底基板的一侧，并且覆盖所述第二信号线；

所述薄膜晶体管在所述衬底基板上的正投影与所述第一层间介电层在所述衬底基板上的正投影不重叠。

例如，所述阵列基板还包括设置在所述第一缓冲层和所述第二缓冲层之间的遮光层，其中，所述薄膜晶体管在所述衬底基板上的正投影与所述遮光层在所述衬底基板上的正投影至少部分重叠，并且所述遮光层在所述衬底基板上的正投影与所述第一层间介电层在所述衬底基板上的正投影不重叠。

例如，所述第一缓冲层包括凹陷区，所述凹陷区朝向所述衬底基板凹陷，所述薄膜晶体管和所述遮光层中的每一个在所述第一缓冲层上的正投影落入所述凹陷区内。

例如，所述阵列基板还包括：

第二层间介电层，所述第二层间介电层设置在所述第二缓冲层背离所述衬底基板的一侧；

第一导电插塞，所述第一导电插塞设置在所述第一缓冲层中，位于所述第一信号线远离所述衬底基板的一侧，且与所述第一信号线电连接；和

第二导电插塞，所述第二导电插塞设置在所述第二缓冲层和所述第二层间介电层两者中，并且所述第二导电插塞通过所述第一导电插塞与所述第一信号线电连接。

例如，所述薄膜晶体管包括开关晶体管，所述第一信号线通过所述第一导电插塞和所述第二导电插塞与所述开关晶体管的栅极电连接。

例如，所述阵列基板还包括：第三导电插塞，所述第三导电插塞设置在所述第二缓冲层和所述第二层间介电层两者中，所述源极和所述漏极中的一个通过所述第三导电插塞与所述第二信号线电连接。

例如，所述薄膜晶体管还包括驱动晶体管；与所述开关晶体管的源极和漏极中的一个电连接的所述第二信号线包括数据线，且与所述驱动晶体管的源极和漏极中的一个电连接的所述第二信号线包括电源线。

例如，所述开关晶体管的源极和漏极中的另一个与所述驱动晶体管的栅极电连接。

例如，所述阵列基板还包括：第四导电插塞，所述第四导电插塞设置在所述第二缓冲层和所述第二层间介电层两者中，所述遮光层通过所述第四导电插塞与所述第二信号线电连接。

例如，所述第一导电插塞与所述遮光层位于同一层；所述第二导电插塞、所述第三导电插塞和所述第四导电插塞中的每一个与所述源极或所述漏极位于同一层。

例如，所述阵列基板还包括：设置在所述第二层间介电层背离所述衬底基板一侧的第二绝缘层；

设置在所述第二绝缘层背离所述衬底基板一侧的彩膜层；

设置在所述第二绝缘层背离所述衬底基板一侧且覆盖所述彩膜层的第三绝缘层；和

设置在所述第三绝缘层背离所述衬底基板一侧的第一电极，所述第一电极通过形成在所述第二绝缘层和所述第三绝缘层两者中的导电插塞与所述源极和漏极中的另一个电连接。

例如，所述薄膜晶体管为顶栅型薄膜晶体管。

在另一方面，提供一种显示装置，包括上面描述的阵列基板。

在又一方面，提供一种阵列基板的制造方法，包括：

在衬底基板上形成第一信号线；

在所述衬底基板上形成覆盖所述第一信号线的第一缓冲层；

在所述第一缓冲层背离所述衬底基板的一侧形成第二信号线；

在所述衬底基板上形成覆盖所述第二信号线的第一绝缘层；和

在所述第一绝缘层背离所述衬底基板的一侧形成薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极，

其中，所述第一信号线的厚度大于所述薄膜晶体管的栅极的厚度，并且所述第二信号线的厚度大于所述薄膜晶体管的源极或漏极的厚度。

例如，所述制造方法还包括：在所述第一层间介电层中形成开孔；和通过一次构图工艺，在所述第一缓冲层背离所述衬底基板一侧且在所述开孔中形成遮光层，并且在所述第一信号线背离所述衬底基板一侧形成第一导电部。

例如，所述制造方法还包括：在所述第二缓冲层背离所述衬底基板的一侧形成覆盖所述薄膜晶体管的第二层间介电层；

通过一次构图工艺，在所述第二层间介电层中分别形成第一过孔和第二过孔，并且在所述第二缓冲层和所述第二层间介电层两者中分别形成第三过孔、第四过孔和第五过孔；

沉积导电金属材料，以在所述第三过孔中形成第二导电部，在所述第四过孔中形成第三导电部，并且在所述第五过孔中形成第四导电部，以使得所述第二导电部通过所述第一导电部与所述第一信号线电连接，所述源极和所述漏极中的一个通过所述第三导电部与所述第二信号线电连接，所述遮光层通过所述第四导电部与所述第二信号线电连接。

根据本公开的各个方面，提出一种阵列基板及其制造方法、包括该阵列基板的显示装置，有利于形成大厚度的信号线，从而能够至少降低或电阻压降(即irdrop)导致的各种不利影响，改善显示装置的性能。

附图说明

通过下文中参照附图对本公开所作的描述，本公开的其它目的和优点将显而易见，并可帮助对本公开有全面的理解。

图1是根据本公开实施例的显示装置的结构示意图；

图2是根据本公开实施例的阵列基板的像素驱动电路的示意图；

图3是根据本公开的示例性实施例的阵列基板的一个子像素的平面示意图；

图4是根据本公开的示例性实施例的阵列基板的一个子像素沿图3的线i-i’截取的截面图；

图5是根据本公开的一些示例性实施例的阵列基板的一个子像素沿图3的线i-i’截取的截面图；

图6是根据本公开的一些示例性实施例的具有coa结构的阵列基板的一个子像素沿图3的线i-i’截取的截面图；

图7是根据本公开的示例性实施例的阵列基板的制造方法的流程图；

图8a-图8c是根据本公开实施例的阵列基板的制造方法的形成多条信号线的各个子步骤被执行后形成的截面图；

图9a是根据本公开实施例的阵列基板的制造方法的形成第一层间介电层的步骤被执行后形成的截面图；

图9b是根据本公开实施例的阵列基板的制造方法的形成开孔的步骤被执行后形成的截面图；

图9c是根据本公开实施例的阵列基板的制造方法的形成遮光层的步骤被执行后形成的截面图；

图9d是根据本公开实施例的阵列基板的制造方法的形成第二缓冲层的步骤被执行后形成的截面图；

图10a-图10f是根据本公开实施例的阵列基板的制造方法的形成薄膜晶体管的各个子步骤被执行后形成的截面图；

图11a-图11e是根据本公开实施例的阵列基板的制造方法的形成电极的各个子步骤被执行后形成的截面图；和

图12是根据本公开实施例的显示装置的示意图。

需要注意的是，为了清晰起见，在用于描述本公开的实施例的附图中，层、结构或区域的尺寸可能被放大或缩小，即这些附图并非按照实际的比例绘制。

具体实施方式

下面通过实施例，并结合附图，对本公开的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本公开实施方式的说明旨在对本公开的总体发明构思进行解释，而不应当理解为对本公开的一种限制。

另外，在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。

需要说明的是，本文中所述的“在……上”、“在……上形成”和“设置在……上”可以表示一层直接形成或设置在另一层上，也可以表示一层间接形成或设置在另一层上，即两层之间还存在其它的层。

需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。因而，例如，下面讨论的第一部件、第一构件、第一元件、第一区域、第一层和/或第一部分可以被称为第二部件、第二构件、第二元件、第二区域、第二层和/或第二部分，而不背离本公开的教导。

在本文中，除非另有说明，所采用的术语“位于同一层”指的是两个层、部件、构件、元件或部分可以通过同一构图工艺形成，并且，这两个层、部件、构件、元件或部分一般由相同的材料形成；相应地，术语“位于不同的层”指的是两个层、部件、构件、元件或部分在不同的工艺步骤中形成在衬底基板上，例如，在不同的沉积步骤中形成在衬底基板上，通过不同的构图工艺形成，通常，这两个层、部件、构件、元件或部分与衬底基板之间设置的层的数量不同，即，它们与衬底基板之间相隔的层的层数不同。

在本文中，除非特别说明，所采用的术语“信号线”指代用于传输例如扫描信号、电压信号、电流信号等各种信号的导电走线，包括但不限于栅线、数据线、电源线等。

在本文中，除非特别说明，所采用的表述“厚度”一般指的是某一个层、部件、构件、元件或部分沿垂直于衬底基板的设置有薄膜晶体管的表面(截面图中所示的上表面)的方向的尺寸。

在本文中，除非另有说明，所采用的表述“导电插塞”指的是形成在例如缓冲层、层间介电层、绝缘层等材料层中的过孔中的导电材料部，通常，在例如缓冲层、层间介电层、绝缘层等材料层中形成过孔，然后在该过孔中沉积导电材料，该导电材料填充该过孔的至少一部分，从而在该材料层中形成所述导电插塞。

本领域技术人员应理解，在常温下，例如金属导线的走线虽然由导体构成，但是其电阻为非零值，电流流过走线后会产生一定的电阻压降，这一现象被称为irdrop。

参照图1，显示装置1000可以包括显示面板110、栅极驱动器120、数据驱动器130、控制器140和电压发生器150。例如，该显示装置1000可以是oled显示装置。显示面板110可以包括阵列基板100和多个像素px，阵列基板100可以包括显示区aa和非显示区na，多个像素px以阵列形式排布在显示区aa中。例如elvdd的第一电压和例如elvss的第二电压可以被施加至像素px。例如elvdd的第一电压可以高于例如elvss的第二电压。可选地，例如elvdd的第一电压可以施加至有机发光装置(例如oled)的阳极，并且例如elvss的第二电压可以施加至有机发光装置的阴极，使得有机发光装置可以发光。

例如，每一个像素px可以包括多个子像素，例如，红色子像素、绿色子像素和蓝色子像素，或者可以包括白色子像素、红色子像素、绿色子像素和蓝色子像素。

如图2所示，每个子像素可以包括像素驱动电路，例如，像素驱动电路可以包括开关晶体管sw、驱动晶体管dr、电容器cst和有机发光二极管oled。开关晶体管sw的第一电极(例如源极)电连接至数据线dl，并且开关晶体管sw的第二电极(例如漏极)电连接至驱动晶体管dr的栅极。驱动晶体管dr的第一电极(例如源极)电连接至第一电源线elvdd，并且驱动晶体管dr的第二电极(例如漏极)电连接至oled的阳极。电容器cst的第一电极电连接至驱动晶体管dr的栅极，并且电容器cst的第二电极电连接至驱动晶体管dr的第一电极(例如源极)。oled的阳极电连接至驱动晶体管dr的第二电极，并且oled的阴极电连接至第二电源线elvss。

例如，所述像素驱动电路的操作包括以下过程。首先，当具有低电平的扫描信号发送到栅线gl时，导通开关晶体管sw。在该状态下，将施加到数据线dl的数据电压通过开关晶体管sw施加到驱动晶体管dr的栅极，同时，给电容器cst充电，将数据电压存储于电容器cst。然后，驱动晶体管dr以存储在电容器cst中的预定电压作为静态电流源来运行，并且将电流提供到oled，以驱动oled发光。

作为示例，图2示出了具有2t(晶体管)1c(电容器)配置的子像素，本公开的实施例不局限于此，每一个子像素可以具有其它的配置，例如，可以将补偿电路添加到子像素的像素驱动电路中，使得子像素具有例如3t1c、3t2c、4t2c、5t1c、6t2c、7t1c等配置。

图3是根据本公开的示例性实施例的阵列基板的一个子像素的平面示意图，图4是根据本公开的示例性实施例的阵列基板的一个子像素沿图3的线i-i’截取的截面图，其中，为了清楚地描述根据本公开实施例的阵列基板的细节，在平面图中省略了例如oled的各层的结构，在截面图中仅示出了设置在子像素中的一个晶体管，例如，驱动晶体管dr。应该理解，除非有特别说明，下文针对驱动晶体管dr的描述也适用于包括开关晶体管sw的其它薄膜晶体管。

结合参照图2-4，阵列基板100可以包括衬底基板10。例如栅线gl的第一信号线和例如数据线dl或电源线elvdd的第二信号线交叉设置在衬底基板10上，以包围形成子像素。例如，驱动晶体管dr可以包括栅极10g、源极10s、漏极10d、有源层12和栅绝缘层14。在图示的实施例中，驱动晶体管dr可以具有顶栅结构，然而，本公开的实施例不局限于此，本公开实施例中提及的各个晶体管也可以具有底栅结构。下面，以顶栅型薄膜晶体管为例，对本公开实施例进行更详细地描述。

具体地，有源层12设置在衬底基板10上，有源层12可以包括沟道区122和位于沟道区122两侧的源极区121和漏极区123。有源层12可以采用半导体材料形成，该半导体材料例如可以包括非晶硅、多晶硅、氧化物半导体等，氧化物半导体材料例如可以包括igzo(铟镓锌氧化物)、zno(氧化锌)等。源极区121和漏极区123可以例如通过等离子体处理和高温处理而被导体化，以分别与源极10s、漏极10d形成良好的电连接，从而能够更好地实现电信号的传输。

栅绝缘层14设置在有源层12背离衬底基板10的一侧。例如，栅绝缘层14的材料可以包括氮化硅(sinx)、氧化硅(siox)、氧化铝(al2o3)、氮化铝(aln)或其他合适的材料。

栅极10g可以设置在栅绝缘层14背离衬底基板10的一侧。进一步地，阵列基板100还可以包括设置在栅极10g远离背离衬底基板10一侧的第一绝缘层16。第一绝缘层16覆盖栅极10g、栅绝缘层14和有源层12，并且其中形成有过孔，在过孔中沉积有导电材料，以形成第五导电插塞1611和第六导电插塞1621。源极10s和漏极10d分别通过第五导电插塞1611和第六导电插塞1621与源极区121和漏极区123电连接。

如图4所示，阵列基板100还可以包括设置在第一绝缘层16背离衬底基板10一侧的第二绝缘层18，以及设置在第二绝缘层18背离衬底基板10一侧的第一电极19，例如，第一电极19可以为oled的阳极。在第二绝缘层18中形成有过孔，在该过孔中沉积导电材料，以形成第七导电插塞1811。可选地，在第二绝缘层18和第一电极19之间还可以设置第三绝缘层182，在第二绝缘层18和第三绝缘层182两者中形成有过孔，在该过孔中沉积导电材料，以形成第七导电插塞1811。第一电极19通过第七导电插塞1811与薄膜晶体管的源极10s或漏极10d电连接。

如图3和图4所示，阵列基板100还可以包括设置在衬底基板10上的信号线。例如，信号线可以包括栅线gl、数据线dl、电源线elvdd中的至少一个。例如，信号线包括栅线gl(可以称为第一信号线)和电源线elvdd(可以称为第二信号线)，栅线gl可以与栅极10g位于同一层。电源线elvdd可以与源极10s和漏极10d位于同一层。也就是说，栅线gl与栅极10g由相同的材料形成，并且栅线gl与栅极10g的厚度相同；电源线elvdd与源极10s和漏极10d由相同的材料形成，并且电源线elvdd与源极10s或漏极10d的厚度相同。例如，栅线gl、栅极10g、电源线elvdd、源极10s、漏极10d中每一个的材料可以为铜基金属，例如，铜(cu)、铜钼合金(cu/mo)、铜钛合金(cu/ti)、铜钼钛合金(cu/mo/ti)、铜钼钨合金(cu/mo/w)、铜钼铌合金(cu/mo/nb)等。

可选地，如图4所示，阵列基板100还可以包括设置在衬底基板10上的遮光层22。遮光层22位于衬底基板10与有源层12之间，并且有源层12在衬底基板10上的正投影落入遮光层22在衬底基板10上的正投影内，这样，可以避免外界光线对有源层12的干扰。可选地，在遮光层22与有源层12之间设置有缓冲层24。

发明人经研究发现，在高ppi的显示装置中，各个信号线的irdrop对其上传输的信号影响较大，所以，需要采用低电阻率的材料形成信号线并且增加信号线的厚度(即采用大厚度的信号线)，以减小信号线的电阻，从而降低irdrop的影响。例如，可以采用厚铜工艺形成信号线，即，信号线由大厚度的铜材料形成。例如，采用厚铜工艺形成的信号线的厚度可以为常规工艺形成的信号线的厚度的至少1.5倍，具体地，采用厚铜工艺形成的信号线的厚度在以上，也就是说，在本公开的实施例中，信号线20可以为厚度在以上的铜线。

参照图4，栅线gl和电源线elvdd的厚度均较大，第一绝缘层16覆盖栅线gl，第二绝缘层18覆盖电源线elvdd，所以，第一绝缘层16和第二绝缘层18的厚度均较大。

进一步地，结合参照图2-4，图2中所示的电容器cst通常形成在两个导电层之间，即，一个导电层作为电容器cst的第一电极板，另一个导电层作为电容器cst的第二电极板，两个电极板之间夹设绝缘层，以形成所述电容器cst。例如，导电的遮光层22可以作为电容器cst的第一电极板，第一电极19可以作为电容器cst的第二电极板，遮光层22在衬底基板10上的正投影与第一电极19在衬底基板10上的正投影重叠，遮光层22与第一电极19之间夹设多个绝缘层，以形成所述电容器cst。

图5是根据本公开的另一些示例性实施例的阵列基板的一个子像素沿图3的线i-i’截取的截面图，其中，为了清楚地描述根据本公开实施例的阵列基板的结构，仅示出了设置在子像素中的一个晶体管，例如，驱动晶体管dr。

结合参照图2、图3和图5，阵列基板500可以包括衬底基板50。栅线gl与数据线dl和电源线elvdd交叉设置在衬底基板50上，以包围形成子像素。例如，驱动晶体管dr可以包括栅极50g、源极50s、漏极50d、有源层52和栅绝缘层54。在图示的实施例中，驱动晶体管dr可以具有顶栅结构，然而，本公开的实施例不局限于此，本公开实施例中提及的各个晶体管也可以具有底栅结构。下面，以顶栅型薄膜晶体管为例，对本公开实施例进行更详细地描述。

具体地，有源层52设置在衬底基板50上，有源层52可以包括沟道区522和位于沟道区522两侧的源极区521和漏极区523。有源层52可以采用半导体材料形成，该半导体材料例如可以包括非晶硅、多晶硅、氧化物半导体等，氧化物半导体材料例如可以包括igzo(铟镓锌氧化物)、zno(氧化锌)等。源极区521和漏极区523可以例如通过等离子体处理和高温处理而被导体化，以分别与源极50s、漏极50d形成良好的电连接，从而能够更好地实现电信号的传输。

栅绝缘层54设置在有源层52背离衬底基板50的一侧。例如，栅绝缘层54的材料可以包括氮化硅(sinx)、氧化硅(siox)、氧化铝(al2o3)、氮化铝(aln)或其他合适的材料。

如图5所示，阵列基板100还可以包括设置在衬底基板50上的信号线。例如，信号线可以包括栅线gl、数据线dl、电源线elvdd中的至少一个。具体地，信号线包括栅线gl(可以称为第一信号线)和电源线elvdd(可以称为第二信号线)，栅线gl和电源线elvdd均设置在薄膜晶体管dr面向衬底基板50的一侧，即，栅线gl和电源线elvdd中的任一个与薄膜晶体管dr位于不同的层。例如，阵列基板100包括：设置在衬底基板50上的栅线gl；设置在衬底基板50上且覆盖栅线gl的第一缓冲层61；设置在第一缓冲层61背离衬底基板50一侧的电源线elvdd；设置在衬底基板50上且覆盖电源线elvdd的第一绝缘层。所述第一绝缘层可以包括第一层间介电层66和第二缓冲层63。薄膜晶体管设置在所述第一绝缘层背离所述衬底基板一侧。

如图5所示，栅极50g可以设置在栅绝缘层54背离衬底基板50的一侧。进一步地，阵列基板100还可以包括设置在栅极50g背离衬底基板50一侧的第二层间介电层56。第二层间介电层56覆盖栅极50g、栅绝缘层54和有源层52，并且其中形成有过孔，在过孔中沉积有导电材料，以形成第五导电插塞5611和第六导电插塞5612。源极50s和漏极50d分别通过第五导电插塞5611和第六导电插塞5612与源极区521和漏极区523电连接。

如图5所示，阵列基板100还可以包括设置在第二层间介电层56背离衬底基板50一侧的第二绝缘层58，以及设置在第二绝缘层58背离衬底基板50一侧的第一电极59，例如，第一电极59可以为oled的阳极。在第二绝缘层58中形成有过孔，在该过孔中沉积导电材料，以形成第七导电插塞5911。第一电极59通过第七导电插塞5911与薄膜晶体管的源极50s或漏极50d电连接。

例如，阵列基板100可以包括：设置在第二绝缘层58和第一电极59之间的第三绝缘层72。第一电极59可以设置在第三绝缘层72背离衬底基板50一侧，第一电极59通过形成在第二绝缘层58和第三绝缘层72两者中的第七导电插塞5911与漏极50d电连接。

可选地，如图5所示，阵列基板100还可以包括设置在衬底基板50上的遮光层62。遮光层62设置在第一缓冲层61背离衬底基板50一侧。有源层52在衬底基板50上的正投影落入遮光层62在衬底基板50上的正投影内，这样，可以避免外界光线对有源层52的干扰。

如图5所示，所述薄膜晶体管dr在衬底基板50上的正投影与第一层间介电层66在衬底基板50上的正投影不重叠，具体地，所述薄膜晶体管的有源层52在衬底基板50上的正投影未落入第一层间介电层66在衬底基板50上的正投影内，并且遮光层62在衬底基板50上的正投影未落入第一层间介电层66在衬底基板50上的正投影内，即，所述薄膜晶体管和遮光层等结构均位于形成在第一层间介电层66中的开孔662中，这样，可以避免阵列基板100的整体厚度增大。

例如，第二缓冲层63设置在遮光层62与有源层52之间。第二缓冲层63覆盖栅线gl、遮光层62和电源线elvdd，即，栅线gl、遮光层62和电源线elvdd中每一个在衬底基板50上的正投影落入第二缓冲层63在衬底基板50上的正投影内。

例如，第一缓冲层61的厚度可以大于栅线gl的厚度，在第一缓冲层61中形成有暴露栅线gl的过孔，在过孔中沉积导电材料，以形成第一导电插塞613。例如，第一导电插塞613的材料可以与遮光层62的材料相同，所以，第一导电插塞613可以与遮光层62位于同一层。在第二缓冲层63和第二层间介电层56中形成暴露第一导电连接部613的过孔，在过孔中沉积导电材料，以形成第二导电插塞615。例如，第二导电插塞615的材料可以与源极50s和漏极50d的材料相同，所以，第二导电插塞615可以与源极50s和漏极50d位于同一层。栅线gl可以通过第一导电插塞613和第二导电插塞615与薄膜晶体管(例如图2中所示的开关晶体管sw)的栅极电连接。

参照图5，第一缓冲层61可以包括凹陷区612，凹陷区612朝向衬底基板50凹陷，所述薄膜晶体管和遮光层62中的每一个在第一缓冲层61上的正投影落入凹陷区612内。

例如，在第二缓冲层63和第二层间介电层56中形成暴露电源线elvdd的过孔，在过孔中沉积导电材料，以形成第三导电插塞617。例如，第三导电插塞617的材料可以与源极50s和漏极50d的材料相同，所以，第三导电插塞617可以与源极50s和漏极50d位于同一层。电源线elvdd可以通过第三导电插塞617与薄膜晶体管(例如图2中所示的驱动晶体管dr)的源极电连接。

例如，在第二缓冲层63和第二层间介电层56中形成暴露遮光层62的过孔，在过孔中沉积导电材料，以形成第四导电插塞619。例如，第四导电插塞619的材料可以与源极50s和漏极50d的材料相同，所以，第四导电插塞619可以与源极50s和漏极50d位于同一层。遮光层62可以通过第四导电插塞619与电源线elvdd或源极10s电连接。由于遮光层62通常由金属材料制成，所以金属遮光层62上容易聚集电荷。这样，聚集有电荷的金属遮光层62会影响像素驱动电路的性能(例如影响晶体管的开关性能或电容的容量等)，例如，聚集有电荷的金属遮光层62的电位悬空，会影响像素的驱动薄膜晶体管的输出特性，使其输出特性曲线产生翘曲，即形成kink效应。在该实施例中，通过将遮光层62与电源线elvdd或源极50s电连接，可以避免上述不利影响。

例如，每一条信号线(例如栅线gl和电源线elvdd中每一个)的材料可以为铜基金属，例如，铜(cu)、铜钼合金(cu/mo)、铜钛合金(cu/ti)、铜钼钛合金(cu/mo/ti)、铜钼钨合金(cu/mo/w)、铜钼铌合金(cu/mo/nb)等。再例如，可以采用厚铜工艺形成每一条信号线，即，信号线由大厚度的铜材料形成。例如，采用厚铜工艺形成的信号线的厚度可以为常规工艺形成的信号线的厚度的至少1.5倍，可选地，采用厚铜工艺形成的信号线的厚度在以上，也就是说，在该实施例中，信号线60可以为厚度在以上的铜线，以减小信号线的电阻，从而降低irdrop的影响，改善显示装置的性能。因此，根据本公开实施例的阵列基板可以应用于高ppi的显示装置中。

参照图5，所述薄膜晶体管和遮光层等结构均位于形成在第一层间介电层66中的开孔662中，第一缓冲层61覆盖栅线gl，第二缓冲层63覆盖电源线elvdd，所述有源层52设置在第二缓冲层63背离衬底基板50的一侧。也就是说，栅线gl可以与栅极10g位于不同的层，电源线elvdd可以与源极10s、漏极10d位于不同的层。由于各条信号线均位于薄膜晶体管面向衬底基板的一侧，具体地，栅线gl与栅极10g位于不同的层，电源线elvdd与源极10s、漏极10d位于不同的层，所以，可以在不增加薄膜晶体管的源极、栅极和漏极的厚度的情况下增大各条信号线的厚度，即，例如栅线gl的第一信号线的厚度可以大于薄膜晶体管的栅极的厚度，并且例如电源线elvdd的第二信号线的厚度可以大于薄膜晶体管的源极或漏极的厚度。而且，增大各条信号线厚度，不会导致薄膜晶体管的整个结构的高度(图5中的尺寸h2)增大。这样，薄膜晶体管的源极和漏极的段差较小。在小段差的情况下，不需要将第二层间介电层56的厚度设置得较大，就能避免薄膜晶体管的栅极与源极或漏极之间出现短路。

例如，例如栅线gl的第一信号线的厚度至少为所述薄膜晶体管的栅极的厚度的1.5倍，且例如电源线elvdd的第二信号线的厚度至少为所述薄膜晶体管的源极或漏极的厚度的1.5倍。再例如，所述第一信号线和所述第二信号线的厚度可以为左右，所述薄膜晶体管的栅极所在的金属层的厚度可以为左右，所述薄膜晶体管的源极和漏极所在的金属层的厚度可以为左右。

并且，由于各条信号线位于薄膜晶体管面向衬底基板的一侧，具体地，栅线gl与栅极10g位于不同的层，电源线elvdd与源极10s、漏极10d位于不同的层，所以，第二层间介电层56和第二绝缘层58的厚度不需要设置得较大，从而降低了在形成第二层间介电层56和第二绝缘层58的图案以及在第二层间介电层56和第二绝缘层58中形成过孔的过程中采用的干刻工艺的难度。

进一步地，结合参照图2、图3和图5，图2中所示的电容器cst通常形成在两个导电层之间，即，一个导电层作为电容器cst的第一电极板，另一个导电层作为电容器cst的第二电极板，两个电极板之间夹设绝缘层，以形成所述电容器cst。例如，导电的遮光层62可以作为电容器cst的第一电极板，第一电极59可以作为电容器cst的第二电极板，遮光层62在衬底基板50上的正投影与第一电极59在衬底基板50上的正投影重叠，遮光层62与第一电极59之间夹设多个绝缘层，以形成所述电容器cst。由于遮光层62与第一电极59之间夹设的第二层间介电层56和第二绝缘层58的厚度均较小，所以，电容器cst的两个电极板之间的距离较小，导致电容器cst的电容值较大，从而有利于提高显示面板的性能。

结合参照图2、图3和图5，所述阵列基板上设置的薄膜晶体管可以包括开关晶体管sw和驱动晶体管dr。如图5所示，栅线gl通过第一导电插塞613和第二导电插塞615导出。再结合图2和图3，第二导电插塞615可以电连接至开关晶体管sw的栅极g。这样，栅线gl通过第一导电插塞613和第二导电插塞615与开关晶体管sw的栅极g电连接。并且，开关晶体管sw的源极和漏极中的一个(例如源极s)与数据线dl电连接，开关晶体管sw的源极和漏极中的另一个(例如漏极d)与驱动晶体管dr的栅极50g电连接。驱动晶体管dr的源极和漏极中的一个(例如源极s)与电源线elvdd电连接。

例如，根据本公开实施例的阵列基板还可以具有coa(colorfilteronarray)结构，参照图6，阵列基板可以包括：设置在第二绝缘层58背离衬底基板50一侧的彩膜层70；设置在第二绝缘层58背离衬底基板50一侧且覆盖所述彩膜层70的第三绝缘层72。所述第一电极59可以设置在第三绝缘层72背离衬底基板50一侧，第一电极59通过形成在第二绝缘层58和第三绝缘层72两者中的第七导电插塞5911与漏极电连接。

应该理解，图6中所示的阵列基板的其它结构(例如信号线、遮光层、薄膜晶体管等结构)可以参照图5所示的阵列基板的结构，在此不再重复描述。

图7是根据本公开的示例性实施例的阵列基板的制造方法的流程图。参照图7，所述阵列基板的制造方法可以按照以下步骤执行，需要说明的是，根据本公开的一些实施例，下面的一些步骤可以单独执行或组合执行，以及可以并行执行或顺序执行，并不局限于下文描述的具体操作顺序。

在步骤s10中，在衬底基板50上形成多条信号线，例如，可以在衬底基板50上形成栅线gl和电源线elvdd。具体地，步骤s10可以按照以下步骤执行。

在步骤s101中，参照图8a，在衬底基板50上形成栅线gl。例如，可以采用诸如铜(cu)、铜钼合金(cu/mo)、铜钛合金(cu/ti)、铜钼钛合金(cu/mo/ti)、铜钼钨合金(cu/mo/w)、铜钼铌合金(cu/mo/nb)等的铜基金属形成栅线gl。再例如，可以采用厚铜工艺形成栅线gl，使得形成的栅线gl的厚度在以上，以减小信号线的电阻。

在步骤s102中，参照图8b，在衬底基板50上形成第一缓冲层61，使得第一缓冲层61覆盖栅线gl。例如，可以采用诸如氮化硅(sinx)、氧化硅(siox)等绝缘材料形成第一缓冲层61。

在步骤s103中，参照图8c，在衬底基板50上形成电源线elvdd。例如，可以采用诸如铜(cu)、铜钼合金(cu/mo)、铜钛合金(cu/ti)、铜钼钛合金(cu/mo/ti)、铜钼钨合金(cu/mo/w)、铜钼铌合金(cu/mo/nb)等的铜基金属形成电源线elvdd。再例如，可以采用厚铜工艺形成电源线elvdd，使得形成的电源线elvdd的厚度在以上，以减小信号线的电阻。

在步骤s20中，参照图9a，在第一缓冲层61背离衬底基板50的一侧形成第一层间介电层66，使得第一层间介电层66覆盖电源线elvdd。例如，可以采用诸如氮化硅(sinx)、氧化硅(siox)等绝缘材料形成第一层间介电层66。

在步骤s22中，参照图9b，采用构图工艺在第一层间介电层66中形成开孔662。例如，可以采用掩模板和干法刻蚀工艺形成所述开孔662。所述开孔662用于容纳待形成的遮光层和薄膜晶体管。具体地，开孔662暴露栅线gl和第一缓冲层61。可选地，开孔662还形成在第一缓冲层61的一部分中。

可选地，进一步参照图9b，在第一层间介电层66上执行构图工艺后，还暴露电源线elvdd的上表面。

在步骤s24中，参照图9c，在开孔662中形成遮光层62。例如，可以采用金属材料形成遮光层62，使得遮光层62位于开孔662中且位于第一缓冲层61背离衬底基板50的表面上。

可选地，在步骤s24中，在形成遮光层62的同时，可以在开孔662中且在栅线gl背离衬底基板50的表面上形成第一导电插塞613。

在步骤s26中，参照图9d，在第一缓冲层61背离衬底基板50的一侧形成第二缓冲层63。例如，可以采用诸如氮化硅(sinx)、氧化硅(siox)等绝缘材料形成第二缓冲层63。第二缓冲层63的一部分形成在开孔662中。第二缓冲层63覆盖栅线gl、遮光层62和电源线elvdd，即，栅线gl、遮光层62和电源线elvdd中每一个在衬底基板50上的正投影落入第二缓冲层63在衬底基板50上的正投影内。

在步骤s30中，在第二缓冲层63背离衬底基板50的一侧形成薄膜晶体管。具体地，步骤s30可以按照以下步骤执行。

在步骤s301中，参照图10a，在第二缓冲层62背离衬底基板50的一侧形成薄膜晶体管的有源层52。例如，可以采用半导体材料形成有源层52，该半导体材料例如可以包括非晶硅、多晶硅、氧化物半导体等，氧化物半导体材料例如可以包括igzo(铟镓锌氧化物)、zno(氧化锌)等。

在步骤s302中，参照图10b，在有源层52背离衬底基板50的一侧依次形成薄膜晶体管的栅绝缘层54和栅极50g。例如，可以采用诸如氮化硅(sinx)、氧化硅(siox)、氧化铝(al2o3)或氮化铝(aln)等绝缘材料形成栅绝缘层54。可以采用诸如铜(cu)、钼(mo)或铜钼合金(cu/mo)等金属材料形成栅极50g。

具体地，可以在有源层52背离衬底基板50的一侧依次形成栅绝缘材料层和栅极材料层；接着，采用掩模板构图和湿法刻蚀工艺对栅极材料层执行构图工艺，以形成栅极50g；然后，采用干法刻蚀工艺刻蚀栅绝缘材料层，以形成栅绝缘层54。

在步骤s303中，参照图10c，对有源层52执行导体化处理工艺，以使得有源层52包括沟道区522和位于沟道区522两侧的源极区521和漏极区523。例如，所述导体化处理工艺可以包括等离子导体化处理工艺。

在步骤s304中，参照图10d，在栅极50g背离衬底基板50的一侧形成第二层间介电层56。例如，可以采用诸如氮化硅(sinx)、氧化硅(siox)等绝缘材料形成第二层间介电层56。

在步骤s305中，参照图10e，在第二层间介电层56中分别形成暴露源极区521的第一过孔561以及暴露漏极区523的第二过孔562；并且在第二层间介电层56和第二缓冲层63两者中分别形成暴露第一导电插塞613的第三过孔563、暴露电源线elvdd的第四过孔564以及暴露遮光层62的第五过孔565。例如，可以采用掩模板构图和干法刻蚀工艺形成上述过孔。

在步骤s306中，参照图10f，在第二层间介电层56背离衬底基板50的一侧形成薄膜晶体管的源极50s和漏极50d。

例如，可以将诸如铜(cu)、钼(mo)或铜钼合金(cu/mo)等导电金属材料沉积在第二层间介电层56背离衬底基板50的一侧，同时，该导电金属材料沉积在第一过孔561中以形成第五导电插塞5611，沉积在第二过孔562中以形成第六导电插塞5621，沉积在第三过孔563中以形成第二导电插塞615，沉积在第四过孔564中以形成第三导电插塞617，以及沉积在第五过孔565中以形成第四导电插塞619。然后，对沉积的所述导电金属材料层执行一次构图工艺，以形成源极50s、漏极50d和分别与栅线gl、电源线elvdd和遮光层62电连接的导电结构。

在步骤s40中，在第二层间介电层56背离衬底基板50的一侧形成oled的电极。具体地，步骤s40可以按照以下步骤执行。

在步骤s401中，参照图11a，在第二层间介电层56背离衬底基板50一侧形成第二绝缘层58。

在步骤s402中，参照图11b，在第二绝缘层58背离衬底基板50一侧形成第三绝缘层72。

在步骤s403中，参照图11c，在第二绝缘层58和第三绝缘层72两者中形成过孔581。例如，所述过孔581可以暴露漏极50d。

在步骤s404中，参照图11d，在第三绝缘层72背离衬底基板50的一侧形成第一电极59。

例如，可以将诸如ito的导电材料沉积在第三绝缘层72背离衬底基板50的一侧，同时，该导电材料沉积在过孔581中以形成第七导电插塞5911。例如，第一电极59可以为oled的阳极。第一电极59通过第七导电插塞5911与薄膜晶体管的漏极50d电连接。

可选地，步骤s40还可以包括步骤s4015。步骤s4015可以在步骤s401和步骤s402之间执行。在步骤s4015中，参照图11e，在第二绝缘层58背离衬底基板50一侧形成彩膜层70。

本领域技术人员应该理解，根据本公开的实施例的阵列基板的制造方法应该具有本公开的上述实施例提供的阵列基板的特征和优点，在此不再进行赘述。

此外，本公开的实施例还提供一种显示装置，包括上述实施例所提供的阵列基板。如图12所示，其示出了根据本公开实施例的显示装置的平面图，显示装置1000可以包括以上任一项所述的阵列基板，特别地，其可以是一种高ppi的显示装置。例如，所述显示装置可以是例如智能手机、可穿戴式智能手表、智能眼镜、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、车载显示器、电子书等任何具有显示功能的产品或部件。

虽然本公开总体构思的一些实施例已被图示和说明，本领域普通技术人员将理解，在不背离本总体发明构思的原则和精神的情况下，可对这些实施例做出改变，本公开的范围以权利要求和它们的等同物限定。