半导体装置和形成该半导体装置的方法与流程

本申请要求于2018年9月21日在韩国知识产权局(kipo)提交的第10-2018-0113699号韩国专利申请的优先权，所述韩国专利申请的公开内容通过引用全部包含于此。

本发明构思涉及一种形成半导体装置的方法，更具体地，涉及一种使用化学机械抛光(cmp)形成半导体装置的方法和一种通过该方法形成的半导体装置。

背景技术：

已经进行了关于减小构成半导体装置的组件的尺寸并改善其性能的研究。此外，已经进行了在动态随机存取存储器(dram)中可靠且稳定地形成按比例缩小的单元电容器的研究。

技术实现要素：

本发明构思的示例性实施例的一个方面是提供一种形成半导体装置的方法，所述方法包括形成dram的单元电容器的第一电极。

本发明构思的示例性实施例的另一方面提供一种包括第一电极的半导体装置。

根据本发明构思的示例性实施例，一种形成半导体装置的方法包括在基底上形成模制结构。在模制结构上形成具有沉积厚度的第一掩模层。使第一掩模层图案化以形成使模制结构暴露的第一掩模开口。蚀刻通过第一掩模开口暴露的模制结构以形成穿透模制结构的孔。使第一掩模层减薄以形成为包括厚度小于沉积厚度的掩模部分。形成填充孔和第一掩模开口的导电图案。蚀刻包括掩模部分的第一掩模层以使模制结构暴露。导电图案包括突起。执行化学机械抛光工艺以去除导电图案的突起。

根据另一示例性实施例，一种形成半导体装置的方法包括在基底上形成模制结构。在模制结构上形成掩模层。掩模层具有掩模开口以使模制结构暴露。蚀刻模制结构以在模制结构中形成孔。形成导电材料层以填充孔和掩模开口并覆盖掩模层。蚀刻导电材料层以在孔和掩模开口中形成导电图案。蚀刻掩模层以使导电图案的突起的侧表面暴露。执行化学机械抛光工艺以去除导电图案的突起。

根据另一示例性实施例，一种形成半导体装置的方法包括形成包括至少一个模制层和至少一个支撑层的模制结构。第一支撑层设置为模制结构的最上部分。在模制结构上形成具有掩模开口的掩模层。掩模开口使模制结构暴露。蚀刻通过掩模开口暴露的模制结构以形成穿透模制结构的孔。掩模层形成为包括具有第一厚度的第一掩模部分和具有大于第一厚度的第二厚度的第二掩模部分。在执行蚀刻之后，掩模开口保留在第一掩模部分中。在孔和掩模开口中形成导电图案，导电图案包括突起。蚀刻掩模层以使包括突起的导电图案暴露。执行化学机械抛光工艺以去除导电图案的突起。使模制结构图案化。所述至少一个支撑层被图案化以形成为具有开口的至少一个支撑图案。所述至少一个模制层被去除以使导电图案的侧表面暴露。在所述至少一个支撑图案和所述导电图案上形成电介质层。在电介质层上形成电极层。

根据另一示例性实施例，半导体装置包括设置在基底上的第一电极。上支撑图案连接第一电极的上区域，上支撑图案具有上开口。电介质层被设置为覆盖上支撑图案和第一电极的表面。第二电极设置在电介质层上。第一电极具有与上支撑图案的上表面共面的上表面。第一电极在上开口中具有倾斜的侧表面。

附图说明

通过以下结合附图对示例性实施例的详细描述，将更清楚地理解本公开的上述和其它方面、特征和优点，在附图中：

图1是根据本发明构思的示例性实施例的半导体装置的平面图；

图2是根据本发明构思的示例性实施例的图1中的半导体装置的部分'b'的局部放大视图；

图3至图9a和图10b至图13是根据本发明构思的示例性实施例的沿图2的线i-i'截取的半导体装置的剖视图；

图9b是示出根据本发明构思的示例性实施例的包括盖材料层的半导体装置的沿图2的线i-i'截取的剖视图；

图10a是示出根据本发明构思的示例性实施例的平坦化工艺设备的剖视图；

图14是示出本发明构思的另一示例性实施例的沿图2的线i-i'截取的剖视图；

图15a和图15b是示出本发明构思的示例性实施例的沿图2的线i-i'截取的剖视图；以及

图16a至图16d是示出本发明构思的示例性实施例的沿图2的线i-i'截取的剖视图。

具体实施方式

在下文中，将参照附图描述本发明构思的示例性实施例。

参照图1、图2和图3，隔离区域9可以形成在包括第一区域a1和第二区域a2的基底3上，以限定单元有源区域6c和外围有源区域6p。基底3可以是半导体基底。

在示例性实施例中，第一区域a1可以是诸如dram等的存储器装置的存储器单元阵列区域，第二区域a2可以是设置在第一区域a1的外围处的外围电路区域a2，第一区域a1可以是存储器单元阵列区域。

位线结构30可以形成在基底3的第一区域a1上。形成位线结构30的步骤可以包括形成顺序地堆叠的位线21b和位线盖层24。形成位线结构30的步骤还可以包括在位线21b和位线盖层24的侧表面上形成位线间隔件27。如图2中所示，栅电极21p可以形成在基底3的第二区域a2上。在一个示例性实施例中，栅电极21p可以与位线21b的形成同时形成。位线21b和栅电极21p可以由导电材料形成。

位线21b可以形成在基底3上的绝缘层18上。位线盖层24可以由诸如氮化硅等的绝缘材料形成。位线间隔件27可以由诸如氮化硅等的绝缘材料形成。层间电介质15可以形成在基底3的第二区域a2上。层间电介质15可以由氮化硅形成。单元接触塞33c可以形成在位线结构30之间，以电连接到单元有源区域6c中的单元杂质区域(也称为“第一杂质区域”)12c。外围接触塞33p可以形成为穿透层间电介质15并且电连接到外围有源区域6p中的外围杂质区域(也称为“第二杂质区域”)12p。

第一杂质区域12c可以是形成在第一区域a1中的单元开关元件的源极和漏极中的任一个。第二杂质区域12p可以是形成在第二区域a2中的外围晶体管的源极/漏极。

如图3中所示，模制结构48可以形成在包括单元接触塞33c和外围接触塞33p的基底3上。模制结构48可以被构造为覆盖位线结构30、单元接触塞33c、层间电介质15和外围接触塞33p。

模制结构48可以包括单个或多个模制层和单个或多个支撑层。单个或多个模制层可以被称为至少一个模制层，单个或多个支撑层可以被称为至少一个支撑层。在模制结构48中，在单个或多个模制层和单个或多个支撑层之中，最上层可以是支撑层。例如，模制结构48可以包括蚀刻停止层36、设置在蚀刻停止层36上的下模制层40、设置在下模制层40上的下支撑层42、设置在下支撑层42上的上模制层44以及设置在上模制层44上的上支撑层46。

在一个示例性实施例中，下模制层40和上模制层44可以由氧化硅形成。在一个示例性实施例中，下支撑层42和上支撑层46可以由相对于下模制层40和上模制层44具有蚀刻选择性的绝缘材料形成。例如，下支撑层42和上支撑层46可以由氮化硅(sin)或碳氮化硅(sicn)形成。蚀刻停止层36可以由相对于下模制层40具有蚀刻选择性的绝缘材料(诸如sin或sicn)形成。

在示例性实施例中，上支撑层46可以被称为第一支撑层，上模制层44可以被称为第一模制层，下支撑层42可以被称为第二支撑层，下模制层40可以被称为第二模制层。在示例性实施例中，上支撑层46的厚度可以大于下支撑层42的厚度。

参照图4和图5，掩模结构54可以形成在模制结构48上。

形成掩模结构54的步骤可以包括在模制结构48上形成具有沉积厚度ta的第一掩模层50以及在第一掩模层50上形成具有沉积厚度tb的第二掩模层52。

第一掩模层50可以是用于使模制结构48图案化的掩模层。第一掩模层50可以由多晶硅形成。第二掩模层52可以是用于使第一掩模层50图案化的掩模层。第二掩模层52可以由氧化硅或旋涂硬掩模(soh)形成。上述用于形成第一掩模层50和第二掩模层52的材料是示例性材料，并且本发明构思不限于此。在其它示例性实施例中，可以用其它材料代替上述用于形成第一掩模层50和第二掩模层52的材料。

在某些示例性实施例中，第一掩模层50的沉积厚度ta可以大于第二掩模层52的沉积厚度tb。第二掩模层52可以具有开口以在第一区域a1上使第一掩模层50暴露。例如，开口可以是第二掩模开口54a。

参照图1、图2、图4和图5，可以通过使用第二掩模层52作为蚀刻掩模的蚀刻工艺来蚀刻通过第二掩模开口54a暴露的第一掩模层50，使得第一掩模开口54b形成为穿透第一掩模层50并使模制结构48暴露。

当可以蚀刻第一掩模层50以形成第一掩模开口54b时，第二掩模层52的厚度可以减小。第二掩模层52具有设置在第二区域a2上的部分52b和设置在第一区域a1上的部分52a。部分52a的厚度可以小于部分52b的厚度。

在示例性实施例中，第二掩模层52的设置在第一区域a1上的部分52a可以形成为具有其中其宽度朝向向上的方向减小的形状。

参照图1、图2和图6，可以使用第一掩模层50作为蚀刻掩模蚀刻通过第一掩模开口54b暴露的模制结构48，使得形成孔48a以使单元接触塞33c暴露。

在形成孔48a的同时，第一掩模层50的厚度可以减小到小于沉积厚度ta。在示例性实施例中，可以在第一掩模层50的厚度减小到小于沉积厚度ta之前去除第二掩模层(图5中的52)。第一掩模层50可以在第一区域a1上形成为具有第一厚度t1，并且在第二区域a2上形成为具有大于第一厚度t1的第二厚度t2。在形成孔48a之后第一掩模层50的第一厚度t1和第二厚度t2中的每个可以小于在形成孔48a之前第一掩模层50的沉积厚度(图4中的ta)。

如图6中所示，第一掩模层50可以包括在第一区域a1上形成为具有第一厚度t1的第一掩模部分50a和在第二区域a2上形成为具有第二厚度t2的第二掩模部分50b。

第一掩模层50可以包括在具有第一厚度t1的第一掩模部分50a与具有第二厚度t2的第二掩模部分50b之间的倾斜部分50c。

第一掩模层50的倾斜部分50c可以包括第一倾斜部分50ca和第二倾斜部分50cb。第二倾斜部分50cb可以具有比第一倾斜部分50ca的斜率大(例如，更陡峭)的斜率。

第一倾斜部分50ca可以与第二掩模部分50b相邻地设置，第二倾斜部分50cb可以与第一掩模部分50a相邻地设置。因此，在示例性实施例中，第一倾斜部分50ca和第二倾斜部分50cb可以在从第二掩模部分50b朝向第一掩模部分50a的方向上顺序地设置。

上述第一掩模开口54b可以保持穿透第一掩模层50的具有第一厚度t1的第一掩模部分50a。

参照图1、图2和图7，导电材料层60可以形成为填充模制结构48的孔48a和第一掩模层50的第一掩模开口54b并且覆盖第一掩模层50。导电材料层60可以包括导电材料，诸如金属、金属氮化物、金属氧化物、金属硅化物、导电碳及其组合。例如，在示例性实施例中，导电材料层60可以包括钛(ti)、氮化钛(tin)、氮化钛铝(tialn)、碳氮化钛(ticn)、钽(ta)、氮化钽(tan)、氮化钽铝(taaln)、碳氮化钽(tacn)、钌(ru)、铂(pt)或其组合。

参照图1、图2和图8，可以蚀刻导电材料层60以形成保留在孔48a和第一掩模开口54b中的导电图案62。保留在第一掩模开口54b中的导电图案62的部分可以被称为突起62p。

在示例性实施例中，可以蚀刻导电材料层60以形成导电图案62，同时导电材料层60的一部分可以保留为与倾斜部分50c的第二倾斜部分50cb接触的虚设图案60c。

参照图1、图2和图9a，可以蚀刻第一掩模层(图8中的50)以使导电图案62的突起62p的侧表面暴露。第一掩模层50的设置在虚设图案(图8中的60c)下方的部分可以保留，以形成虚设掩模50d。在示例性实施例中，可以在蚀刻第一掩模层50的同时去除虚设图案(图8中的60c)。

在示例性实施例中，可以使用干蚀刻工艺或干法清洁工艺各向异性地蚀刻第一掩模层(图8中的50)，以防止第一掩模层50保留在导电图案62的突起62p之间。

在可选的示例性实施例中，参照图1、图2和图9b，可以进一步形成盖材料层64以填充导电图案62的突起62p之间的间隙并覆盖突起62p和模制结构48。在示例性实施例中，盖材料层64可以由与上支撑层46的材料不同的材料形成。

在一个示例性实施例中，盖材料层64可以由与导电图案62的材料相同的材料形成，并且可以通过原子层沉积(ald)工艺来沉积。例如，在其中导电图案62由诸如tin等的导电材料形成的示例性实施例中，盖材料层64也可以由该导电材料形成。

在另一示例性实施例中，盖材料层64可以由与导电图案62的材料不同的材料形成。形成盖材料层64的材料可以通过原子层沉积(ald)工艺来沉积。例如，盖材料层64可以由氧化物基绝缘材料形成。然而，本发明构思不限于上述材料，盖材料层64可以由各种材料形成。

参照图1、图2、图10a和图10b，可以使用平坦化工艺设备100来执行化学机械抛光(cmp)工艺以使上支撑层46暴露。还可以通过cmp工艺去除突起62p和虚设掩模50d以使上支撑层46暴露。

平坦化工艺设备100可以包括抛光头120、抛光垫115、压板110、驱动轴105、驱动装置125和浆料输送臂130。抛光垫115可以附着到压板110的上部，并且驱动轴105可以设置在压板110的下部上以使抛光垫115旋转。驱动装置125可以附着到抛光头120的上部，并且可以被构造为在垂直于抛光头120的表面的方向上移动抛光头并使抛光头120旋转。

在如图9a中所示的一个示例性实施例中，可以对导电图案62的突起62p暴露于其的基底3执行化学机械抛光(cmp)工艺。在一个示例性实施例中，执行cmp工艺的步骤可以包括：在抛光头120的底表面上安装基底3，导电图案62的突起62p暴露于基底3；使导电图案62的突起62p与抛光垫115接触；以及对导电图案62的突起62p进行化学和/或机械抛光，直到使上支撑层46暴露。可以在从浆料输送臂130供应浆料135的同时通过分别使抛光垫115和抛光头120旋转来执行抛光。

在另一示例性实施例中，使用平坦化工艺设备100对基底3执行化学机械抛光(cmp)工艺，使得导电图案62的突起62p被去除以使上支撑层46暴露，其中，盖材料层64形成在基底3上，以填充导电图案62的突起62p之间的间隙并覆盖突起62p。在示例性实施例中，执行cmp工艺的步骤可以包括：在抛光头120的底表面上安装基底3，在基底3上形成有盖材料层64；使盖材料层64与抛光垫115接触；以及对附着到抛光头120的基底3的盖材料层64和导电图案62的突起62p进行化学和/或机械抛光，直到使上支撑层46暴露。可以在从浆料输送臂130供应浆料135的同时通过分别使抛光垫115和抛光头120旋转来执行抛光。

参照图1、图2和图11，在示例性实施例中，掩模70可以形成在模制结构48上。掩模70可以是用于形成支撑图案的掩模。掩模70可以覆盖第一区域a1上的上支撑层46的一部分。因此，掩模70可以覆盖第一区域a1上的上支撑层46的一部分和导电图案62的一部分，同时使其它部分暴露。

参照图1、图2和图12，可以使模制结构48图案化以形成连接导电图案62的单个或多个支撑图案，并且可以去除单个或多个模制层以使导电图案62的侧表面暴露。上述单个或多个支撑层可以被图案化以形成为具有开口的单个或多个支撑图案。例如，可以使用掩模70作为蚀刻掩模来执行蚀刻工艺以蚀刻模制结构48。在示例性实施例中，在蚀刻模制结构48之后或在蚀刻模制结构48时，可以去除掩模70。例如，蚀刻工艺可以包括使用掩模70作为蚀刻掩模来蚀刻模制结构48的上支撑层46，以形成上支撑图案46a并使上模制层44暴露。蚀刻工艺还可以包括：蚀刻上模制层44以使下支撑层42暴露；蚀刻下支撑层42以形成下支撑图案42a并使下模制层40暴露；以及蚀刻将被去除的下模制层40。

在一个示例性实施例中，蚀刻工艺可以包括在蚀刻下支撑层42之前各向同性地蚀刻将被去除的上模制层44。

在一个示例性实施例中，蚀刻工艺可以包括蚀刻上模制层44的一部分以使下支撑层42暴露，并且各向同性地蚀刻将被去除的下模制层40并去除上模制层44的剩余部分。

在一个示例性实施例中，即使在去除下模制层40和上模制层44之后，蚀刻停止层36也可以保留。

在示例性实施例中，导电图案62可以具有通过上支撑图案46a的上开口46o暴露的第一侧表面62s1、通过去除上模制层44而暴露的第二侧表面62s2、通过下支撑图案42a的下开口42o暴露的第三侧表面62s3以及通过去除下模制层40而暴露的第四侧表面62s4。

下支撑图案42a和上支撑图案46a可以防止导电图案62的诸如倾斜、弯曲或塌陷的缺陷。

参照图1、图2和图13，电介质层80可以共形地形成在基底3上，基底3包括下支撑图案42a和上支撑图案46a以及导电图案62，导电图案62具有暴露的第一侧表面62s1、第二侧表面62s2、第三侧表面62s3和第四侧表面62s4。电极层82可以形成在电介质层80上以填充导电图案62之间的间隙并覆盖导电图案62以及下支撑图案42a和上支撑图案46a。

电介质层80可以包括高k电介质、氧化硅、氮化硅、氮氧化硅或其组合。电极层82可以包括金属、金属氮化物、导电碳、导电半导体合金或其组合。导电半导体合金可以包括掺杂的硅锗(sige)材料。

电极层82、电介质层80和导电图案62可以构成在诸如dram的存储器单元阵列中存储信息的dram单元电容器。例如，导电图案62可以是dram单元电容器的底电极或存储节点。电极层82可以是dram单元电容器的顶电极或板电极。导电图案62中的每个可以是第一电极。电极层82可以是第二电极。

可以在包括电极层82的基底3上形成平坦化的金属间绝缘层85。可以形成穿透金属间绝缘层85并且电连接到电极层82的第一接触结构88c。可以形成穿透金属间绝缘层85和蚀刻停止层36并且电连接到外围接触塞33p的第二接触结构88p。

可以通过上述方法来形成半导体装置(图1中的1)。这样的半导体装置1可以包括构成dram单元电容器的电极层82、电介质层80和导电图案62以及下支撑图案42a和上支撑图案46a。导电图案62(例如，底电极62)中的每个可以具有在垂直于基底3的顶表面的方向上延伸的柱形状。下支撑图案42a和上支撑图案46a可以防止柱形状的导电图案(例如，底电极62)倾斜或变形。

在下文中，将描述根据示例性实施例的形成半导体装置的方法的各种修改示例。在下文中，在直接参照上述组件来描述的同时，将省略对所引用元件的详细描述，并且将主要描述所引用组件的修改部分。

参照图14，将描述根据本发明构思的示例性实施例的形成半导体装置的可选的方法。

参照图1、图2、图10a和图14，可以准备基底3，在基底3上元件形成为与图7中描述的相同的导电材料层60。可以使用与图10a中示出的相同的平坦化工艺设备100对基底3(在基底3上元件形成为与图7中描述的相同的导电材料层60)执行化学机械抛光(cmp)工艺。例如，执行cmp工艺的步骤可以包括：在抛光头120的底表面上安装基底3，在基底3上元件形成为与图7中描述的相同的导电材料层60；使导电材料层60与抛光垫115接触；以及使导电材料层60和第一掩模层50平坦化以形成导电图案62和平坦化的第一掩模层50'。平坦化的第一掩模层50'在第一区域a1和第二区域a2上可以具有基本相同的厚度。导电图案62可以具有保留在平坦化的第一掩模层50'的开口54b中的突起62p。

可以去除平坦化的第一掩模层50'，并且可以执行平坦化工艺，使得去除导电图案62的突起62p以使上支撑层46暴露，与图10b中所示的类似。

在使上支撑层46暴露之后，可以执行参照图11至图13描述的工艺。

参照图1、图2和图11以及图15a和图15b，将描述根据本发明构思的示例性实施例的形成半导体装置的方法的另一可选的示例。

参照图1、图2、图11、图15a和图15b，可以准备基底3，在基底3上元件形成为图11中描述的掩模70。掩模(图11中的70)可以使上支撑层(图11中的46)的一部分和导电图案(图11中的62)的上表面的一部分暴露。

可以使用掩模70作为蚀刻掩模来蚀刻上支撑层(图11中的46)，以形成上支撑图案46a。可以蚀刻并去除上模制层(图11中的44)以使下支撑层(图11中的42)暴露，并且可以蚀刻下支撑层(图11中的42)以形成下支撑图案42a。

在一个示例性实施例中，可以在蚀刻上支撑层(图11中的46)和下支撑层(图11中的42)以形成上支撑图案46a和下支撑图案42a的同时，蚀刻导电图案62的通过掩模70暴露的部分。

因此，与如上所述的类似，导电图案62可以具有通过上支撑图案46a的上开口46o暴露的第一侧表面62s1'、通过去除上模制层44而暴露的第二侧表面62s2以及通过下支撑图案42a的下开口42o暴露的第三侧表面62s3。在图15a中示出的示例性实施例中，导电图案62的第一侧表面62s1'可以是倾斜的。然后，可以去除下模制层40和掩模70。因此，导电图案62可以具有通过去除下模制层40而暴露的第四侧表面62s4。

与参照图13所描述的类似，可以顺序地形成电介质层80、电极层82、平坦化的金属间绝缘层85以及第一接触结构88c和第二接触结构88p。

结果，可以通过参照图1、图2、图11、图15a和图15b描述的形成半导体装置的方法来形成半导体装置(图1中的1)。在这样的半导体装置1中，如以上所阐述的，导电图案62可以是dram单元电容器的底电极。导电图案(例如，底电极62)可以具有与上支撑图案46a的上表面(例如，上表面46t)共面的上表面(例如，上表面62t)，并且可以具有通过上支撑图案46a的开口46o暴露的第一侧表面，例如，倾斜的侧表面62s1'。

参照图1、图2、图7和图16a至图16d，可以准备基底3，在基底3上元件形成为与图7中示出的相同的导电材料层(图7中的60)。可以蚀刻导电材料层60以形成保留在孔48a和第一掩模开口54b中的导电图案62'。与以上参照图8所描述的类似，在导电图案62'中，保留在第一掩模开口54b中的部分可以被称为突起62p'。另外，如以上参照图8所描述的，可以蚀刻导电材料层60以形成导电图案62'，同时导电材料层60的与第二倾斜部分50cb接触的部分可以保留。

导电图案62'可以具有从导电图案62'的上表面的中心部分向下延伸的凹进区域63。

在示例性实施例中，导电图案62'的凹进区域63可以在穿过导电图案62'的被第一掩模层50的第一掩模部分50a和上支撑层46围绕的部分的同时，延伸到导电图案62'的被上模制层44围绕的部分。

参照图1、图2、图7和图16b，可以在包括导电图案62'的基底上形成附加材料层66。附加材料层66可以覆盖导电图案62'和第一掩模层50，同时填充导电图案62'的凹进区域63。

在示例性实施例中，附加材料层66可以由与导电图案62'的材料相同的材料形成。例如，在其中导电图案62'由氮化钛(tin)形成的情况下，附加材料层66也可以由tin形成。

然而，本发明构思不限于此，附加材料层66可以由与导电图案62'的材料不同的材料形成。例如，在其中导电图案62'由tin形成的情况下，附加材料层66可以由导电材料或绝缘材料形成以填充凹进区域63。本发明构思不限制附加材料层66的材料的类型，附加材料层66可以包括可填充导电图案62'的凹进区域63的任何材料。

附加材料层66可以包括间隙填充部分66s和盖部分66a，间隙填充部分66s填充凹进区域63，盖部分66a设置在保留在第一掩模层50的第一掩模开口54b中的导电图案62'上。

参照图1、图2、图7和图16c，可以蚀刻并去除设置在第一掩模层50上的附加材料层66。

在一个实施例中，导电图案62'的凹进区域63的附加材料层66的间隙填充部分66s可以保留。

在另一实施例中，附加材料层66的间隙填充部分66s以及导电图案62'上的盖部分66a可以保留。

在蚀刻设置在第一掩模层50上的附加材料层66之后，可以蚀刻并去除第一掩模层50，与图9a中所描述的类似。在一个实施例中，在蚀刻第一掩模层50的同时，与图9a中描述的相同的虚设掩模50d可以保留。

参照图1、图2、图7和图16d，使用与图10a中描述的相同的平坦化工艺设备100来执行化学机械抛光(cmp)工艺，使得可以去除导电图案62'的突起62p'以使上支撑层46暴露。

保留在导电图案62'中的间隙填充部分66s可以防止导电图案62'的突起62p'在使用平坦化工艺设备100的cmp工艺期间被破坏以损坏导电图案62'。

与参照图15a和图15b所描述的类似，可以形成掩模(图15a中的70)并且可以执行参照图15a和图15b描述的工艺。因此，如上所述，上支撑层(图16c中的46)可以形成为上支撑图案46a，下支撑层(图16c中的42)可以形成为下支撑图案42a，并且可以去除上模制层和下模制层(图16c中的40和44)。与参照图15a和图15b所描述的类似，可以顺序地形成电介质层80、电极层82、平坦化的金属间绝缘层85以及第一接触结构88c和第二接触结构88p。

因此，可以通过参照图1、图2、图7和图16a至图16d描述的形成半导体装置的方法来形成半导体装置(图1中的1)。在这样的半导体装置1中，如上所述，导电图案62'中的每个可以是dram单元电容器的底电极，并且可以包括从导电图案62'中的每个的上表面向下延伸的凹进区域63。如以上所阐述的，半导体装置1可以包括设置在凹进区域63中的间隙填充部分66s。

在示例性实施例中，如上所述，可以提供包括用于使模制结构48图案化的第一掩模层50和第二掩模层52的掩模结构54，以可靠且稳定地形成即使模制结构48的高度增加也可以穿透模制结构48的孔(图6中的48a)。

在示例性实施例中，在形成包括高度彼此不同的第一掩模部分50a和第二掩模部分50b的第一掩模层50之后，可以去除第一掩模层50，并且可以使用cmp工艺去除导电图案62的突起62p，使得导电图案62的去除突起62p的上表面可以与上支撑层46的上表面设置在同一平面上。因此，由于导电图案62可以用作dram单元电容器的底电极，因此电容器不需要具有会导致电容减小的降低的高度。

根据本发明构思的实施例，可以提供形成半导体装置的方法，以可靠且稳定地形成dram单元电容器的底电极。由于可以可靠且稳定地形成底电极，因此可以改善dram单元电容器的可靠性。因此，可以改善半导体装置的可靠性。

尽管以上已经示出并描述了示例性实施例，但是对于本领域技术人员来说将明显的是，在不脱离如由所附权利要求限定的本发明构思的范围的情况下，可以进行修改和变化。