一种低残压浪涌保护器件及制造方法与流程

本发明涉及功率器件技术领域，尤其涉及一种低残压浪涌保护器件及制造方法。

背景技术：

随着科学技术的不断进步，消费类电子产品的电池续航能力越来越受到消费者的关注，而电池的续航时间越长随之而来的问题是充电时间的延长，要实现快速充电那么充电的电流必须变大，输出电压要相应的提高，目前大多电子产品充电端电压由原来的5v提升到9v或12v，充电电流提高到2a、2.5a等。在实际应用过程中，充电时的插拔动作、外界静电以及电路系统中产生的瞬态毛刺电压或浪涌电压都可能会对后端电路造成无法恢复的损坏。因此，如何把这些瞬态高压钳制在系统能接受的安全电压范围内，同时保证后端电路的持续稳定工作一直是一个具有挑战性的课题。

tvs(transientvoltagesuppressor)，即瞬态抑制二极管，是一种普遍使用的高效浪涌保护器件，可以在极快的时间内(亚纳秒级)吸收瞬态高浪涌，把两端电压钳制在一个预定的数值上，从而保护后端电路元器件不受瞬态尖峰脉冲的冲击。因此，tvs在保护设备或电路免受静电、电感性负载切换时产生的瞬变电压，以及感应雷电所产生的过电压中扮演着非常重要角色。

如图1所示，传统的单向12vtvs器件结构是在n型外延层上直接掺杂p型杂质形成p-n结，然后在正反面淀积金属形成单向二极管，此类tvs结构简单，其i-v特征曲线如图2所示，当出现瞬态浪涌的时候其钳位电压较高，且浪涌电流越大对应的钳位电压越高。而后端电路通常需要维持在恒定的电压状态，过高的钳位电压会使得后端电路因难以承受而烧毁。

技术实现要素：

根据现有技术中存在的上述问题，现提供一种低残压浪涌保护器件及制造方法，该器件通过在传统器件的基础上引入n-p-n结构，同时将阳极p-n结短路，当一个高压浪涌加在该低残压浪涌保护器件两端时，p-n结雪崩击穿后载流子从p+区域引走，一部分载流子跃过阳极p-n结的内建电场经过n+被引到阳极，此过程可以更大幅度地将瞬态浪涌电压钳制在一个更低的范围。

上述技术方案具体包括：

一种低残压浪涌保护器件的制造方法，其中包括：

步骤s1，提供一第一导电类型衬底；

步骤s2，于所述衬底上生长第一导电类型外延层；

步骤s3，于所述外延层上制作一氧化层；

步骤s4，于所述外延层内通过离子注入形成第二导电类型掺杂区；

步骤s5，于所述第二导电类型掺杂区内通过离子注入形成第一导电类型掺杂区；

步骤s6，在所述氧化层上涂上一层光刻胶，并通过光刻工艺定义隔离槽的位置；

步骤s7，通过干法刻蚀工艺刻蚀所述氧化层以暴露对应于所述隔离槽位置处的所述外延层；

步骤s8，去除光刻胶，并以所述氧化层为硬掩膜对所述外延层进行刻蚀，以形成所述隔离槽，所述隔离槽环绕所述第二导电类型掺杂区设置；

步骤s9，去除所述氧化层，并在所述外延层的顶层沉积teos，使teos填充满所述隔离槽；

步骤s10，通过光刻工艺定义接触孔的位置，并通过湿法刻蚀工艺去除接触孔中的teos，以将所述第一导电类型掺杂区和所述第二导电类型掺杂区暴露；

步骤s11，在所述浪涌保护器件的表面沉积金属层，并对浪涌保护器件背面的金属层进行减薄处理。

优选地，其中，所述隔离槽贯穿所述衬底层和所述外延层。

优选地，其中，所述外延层为轻掺杂。

优选地，其中，所述衬底层为轻掺杂。

优选地，其中，所述第一导电类型掺杂区为重掺杂。

优选地，其中，所述第二导电类型掺杂区为重掺杂。

一种低残压浪涌保护器件，其中包括：

第一导电类型衬底层；

第一导电类型外延层，生长于所述衬底层的上表面，所述外延层上表面形成有第二导电类型掺杂区；

于所述第二导电类型掺杂区上表面形成有第一导电类型掺杂区；

保护层，生长于所述外延层的上表面，所述保护层上设有接触孔，所述接触孔用于将所述第一导电类型掺杂区和所述第二导电类型掺杂区暴露；

所述保护层上表面和所述接触孔内形成有第一金属层，所述第一金属层将所述第一导电类型掺杂区和所述第二导电类型掺杂区形成的p-n结短路；

所述第一导电衬底层的下表面形成有第二金属层。

优选地，其中，还包括：

隔离槽，所述隔离槽贯穿所述衬底层和所述外延层，所述隔离槽环绕所述第二导电类型掺杂区设置。

优选地，其中，所述隔离槽内填充teos。

上述技术方案的有益效果在于：

提供一种低残压浪涌保护器件及制造方法，该器件通过在传统器件的基础上引入n-p-n结构，同时将阳极p-n结短路，当一个高压浪涌加在该低残压浪涌保护器件两端时，p-n结雪崩击穿后载流子从p+区域引走，一部分载流子跃过阳极p-n结的内建电场经过n+被引到阳极，此过程可以更大幅度地将瞬态浪涌电压钳制在一个更低的范围。

附图说明

图1是传统单向12vtvs器件的结构示意图；

图2是传统单向12vtvs器件的i-v特征曲线；

图3是本发明的较佳实施例中，一种低残压浪涌保护器件结构示意图；

图4-图10是本发明的较佳实施例中，一种低残压浪涌保护器件的制作方法在各步骤中的结构示意图；

图11是本发明的较佳实施例中，一种低残压浪涌保护器件的i-v特征曲线；

图12是传统单向12vtvs器件的浪涌图；

图13是本发明的较佳实施例中，一种低残压浪涌保护器件的浪涌图；

说明书附图标记表示说明：

衬底(10)，外延层(20)，第二导电类型掺杂区(30)，第一导电类型掺杂区(40)，保护层(50)，隔离槽(60)，第一金属层(70)，第二金属层(80)，氧化层(90)，光刻胶(100)。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

一种低残压浪涌保护器件的制造方法，如图3-10所示，其中包括：

步骤s1，提供一第一导电类型衬底10；

步骤s2，于衬底10上生长第一导电类型外延层20；

步骤s3，于外延层20上制作一氧化层90；

具体的，在本实施例中，通过热氧化的方式在第一导电类型外延层20上生长一层的氧化层90。

步骤s4，于外延层20内通过离子注入形成第二导电类型掺杂区30；

具体的，在本实施例中，在氧化层90上涂上光刻胶100，通过一张光刻掩膜版进行光刻蚀，实现第二导电类型掺杂区30的图形转移，通过光罩定义出第二导电类型掺杂去的窗口区，然后在窗口区注入10¹⁵cm^-3浓度的硼，随后去掉光刻胶100后，在1050℃退火形成第二导电类型掺杂区30。

步骤s5，于第二导电类型掺杂区30内通过离子注入形成第一导电类型掺杂区40；

具体的，在本实施例中，再重新涂覆一次光刻胶100，然后通过一光刻掩膜版实现第一导电类型掺杂区40的图形转移，曝光显影后定义出第一导电类型掺杂区40的窗口，再在窗口注入10¹⁶cm^-3浓度的砷，最后经过1000℃退火形成第一导电类型掺杂区40。

步骤s6，在氧化层90上涂上一层光刻胶100，并通过光刻工艺定义隔离槽60的位置；

步骤s7，通过干法刻蚀工艺刻蚀氧化层90以暴露对应于隔离槽60位置处的外延层20；

具体的，在本实施例中，在晶圆表面继续生长一层氧化层90，通过光刻工艺定义深槽隔离区域即隔离槽60对应的位置，随后用干法刻蚀氧化层90，露出与隔离槽60对应的外延层20。

步骤s8，去除光刻胶100，并以氧化层90为硬掩膜对外延层20进行刻蚀，以形成隔离槽60，隔离槽60环绕第二导电类型掺杂区30设置；

具体的，在本实施例中，去胶后留下的氧化层90作为隔离槽60刻蚀的硬掩护膜，然后再用干法刻蚀外延层20，刻蚀得到15um深沟隔离槽60。

步骤s9，去除氧化层90，并在外延层20的顶层沉积teos，使teos填充满隔离槽60；

步骤s10，通过光刻工艺定义接触孔的位置，并通过湿法刻蚀工艺去除接触孔中的teos，以将第一导电类型掺杂区40和第二导电类型掺杂区30暴露；

步骤s11，在浪涌保护器件的表面沉积金属层，并对浪涌保护器件背面的金属层进行减薄处理。

具体的，在本实施例中，在浪涌保护器件正和背面通过溅射淀积形成第一金属层70和第二金属层80，最后将背面的第二金属层80进行减薄和蒸发工艺，最终形成低残压浪涌保护器件。

作为优选地实施方式，本发明中所公开的低残压浪涌保护器件采用了深槽隔离工艺，一方面在传统器件的基础上引入n-p-n结构，同时将阳极p-n结短路，当一个高压浪涌加在浪涌保护器件两端时，p-n结雪崩击穿后载流子从p+区域引走，一部分载流子跃过阳极p-n结的内建电场经过n+被引到阳极，此过程可以更大幅度地将瞬态浪涌电压钳制在一个更低的范围；另一方面在浪涌保护器件的边缘通过引入深槽隔离可以有效改善p-n结边缘的电势分布，进一步地增大了ipp，如图3所示，为该低残压浪涌保护器件的结构示意图，图11则为该低残压浪涌保护器件对应的i-v特性曲线，从图中可以看到，本发明中的低残压浪涌保护器件的i-v曲线的斜率更大，这就意味着随着电流的增加钳位电压的变化很小。

在本发明的较佳实施例中，隔离槽60贯穿衬底10层和外延层20。

在本发明的较佳实施例中，外延层20为轻掺杂。

在本发明的较佳实施例中，衬底10层为轻掺杂。

在本发明的较佳实施例中，第一导电类型掺杂区40为重掺杂。

在本发明的较佳实施例中，第二导电类型掺杂区30为重掺杂。

一种低残压浪涌保护器件，如图3所示，其中包括：

第一导电类型衬底10层；

第一导电类型外延层20，生长于衬底10层的上表面，外延层20上表面形成有第二导电类型掺杂区30；

于第二导电类型掺杂区30上表面形成有第一导电类型掺杂区40；

保护层50，生长于外延层20的上表面，保护层50上设有接触孔，接触孔用于将第一导电类型掺杂区40和第二导电类型掺杂区30暴露；

保护层50上表面和接触孔内形成有第一金属层70，第一金属层70将第一导电类型掺杂区40和第二导电类型掺杂区30形成的p-n结短路；

第一导电衬底10层的下表面形成有第二金属层80。

在本发明的较佳实施例中，还包括：

隔离槽60，隔离槽60贯穿衬底10层和外延层20，隔离槽60环绕第二导电类型掺杂区30设置。

在本发明的较佳实施例中，隔离槽60内填充teos。

具体的，在上述实施例中，针对同样芯片面积、传统的单向12vtvs器件与本发明的低残压浪涌保护器件性能参数做对比，8/20us浪涌曲线如图12所示，图12为传统单向12vtvs器件的浪涌图，图13为低残压浪涌保护器件的浪涌图，对比数据详见下表：

从数据可以看出，本发明的低残压浪涌保护器件的12vtvs在瞬态浪涌电流ipp较高的条件下残压vc下降了4v(ipp＝190a)，残压vc降低了14％，同时，ipp能力也相应地有原来的190a提高到204a，提升了7％。

上述技术方案的有益效果在于：

提供一种低残压浪涌保护器件及制造方法，该器件通过在传统器件的基础上引入n-p-n结构，同时将阳极p-n结短路，当一个高压浪涌加在该低残压浪涌保护器件两端时，p-n结雪崩击穿后载流子从p+区域引走，一部分载流子跃过阳极p-n结的内建电场经过n+被引到阳极，此过程可以更大幅度地将瞬态浪涌电压钳制在一个更低的范围。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。