1.一种低输入电阻功率半导体晶体管，包括半导体晶体管上管s1和半导体晶体管下管s2，其特征在于：所述半导体晶体管上管s1包括门极g、发射极e、n发射极和p+基极，n发射极与门极g导通连接，并与发射极e导通连接，p+基极与n发射极导通连接；所述半导体晶体管下管s2包括n基极、n+缓冲区、p+层和集电极c，n基极与n+缓冲区导通连接，n+缓冲区与p+层导通连接，p+层与集电极c导通连接；所述半导体晶体管上管s1上设有门极导通电阻rgon，导体晶体管下管s2上设有寄生米勒电容ccg、栅极电阻rg和内部驱动栅极电阻rdriver，内部驱动栅极电阻rdriver的输入端接到门极g上，部驱动栅极电阻rdriver的输出端接到门极导通电阻rgon的输入端，门极导通电阻rgon的输出端接到三极端q1的基极，并接到寄生米勒电容ccg的输入端，三极端q1的发射极接地，三极端q1的集电极接到三极管q2的发射极，三极管q2的集电极接到+hvdc输入端子上；所述寄生米勒电容ccg的输出端连接到三极管q2的发射极；所述门极导通电阻rgon的两端并联有关断电阻rgoff。
2.根据权利要求1所述的一种低输入电阻功率半导体晶体管，其特征在于：所述关断电阻rgoff的输出端串联有二极管d1，二极管d1的输出端接回到门极导通电阻rgon的输入端。
3.根据权利要求1所述的一种低输入电阻功率半导体晶体管，其特征在于：所述n基极、n+缓冲区以及p+层和集电极c依次叠放在一起，p+基极位于n基极的上端外侧，n发射极位于p+基极上，p+基极、n发射极以及n基极均与门极g贴合。