超级结的制造方法及其超级结肖特基二极管与流程

本申请涉及半导体领域，特别涉及一种超级结的制造方法及其超级结肖特基二极管。

背景技术：

宽禁带功率半导体器件因为其更大的禁带宽度、更高的临界击穿场强、更强的热导率等优异性能，被日益广泛应用到各类电源系统内。但是随着常规碳化硅功率器件(尤其是碳化硅二极管)技术上的逐步成熟，高成本已经成为其进一步扩大应用规模的障碍。降低成本的关键路径之一在于不断降低特征导通电阻，从而提升单位面积通流能力，最终减小芯片面积。而超级结技术是实现上述路径的最有效手段。但是众所周知，在碳化硅材料中制造超级结结构具有相当大的技术难度。广泛应用于硅基超结器件的多次外延技术、沟槽刻蚀加外延回填技术等，都因为制程成本高、工艺控制困难等原因，难以直接应用于碳化硅超级结器件的制备。

技术实现要素：

为了解决现有技术中的上述问题，本发明提出了一种超级结的制造方法及其超级结肖特基二极管。该制造方法能够大幅度降低宽禁带半导体超级结功率半导体器件的制备难度，并且工艺一致性优，制造成本降低。

第一方面，本申请实施例提供了一种超级结的制造方法，所述方法包括；

通过外延生长工艺在宽禁带半导体衬底表面上形成外延层；

将第一掺杂离子沿所述宽禁带半导体的预设晶向注入所述外延层的至少一部分区域，形成第一导电类型区；

将第二掺杂离子沿所述宽禁带半导体的所述预设晶向注入所述第一导电类型区的至少一部分区域，形成第二导电类型区，其中，所述第二掺杂离子与所述第一掺杂离子的导电类型不同；

所述预设晶向为使得掺杂离子沿所述预设晶向注入会发生沟道效应的晶向。

在上述第一方面的一种可能实现中，所述宽禁带半导体为碳化硅，所述宽禁带半导体的预设晶向为所述碳化硅的c轴方向。

在上述第一方面的一种可能实现中，所述碳化硅包括4h-sic或6h-sic。

在上述第一方面的一种可能实现中，所述将第一掺杂离子沿所述宽禁带半导体的晶向注入所述外延层的至少一部分区域，包括：

将所述第一掺杂离子分别以第一浓度、第一能量及第二浓度、第二能量沿所述宽禁带半导体的晶向注入所述外延层的至少一部分区域。

在上述第一方面的一种可能实现中，所述第一浓度为1e13至3e14原子数每平方厘米，所述第一能量为500kev至2000kev；第二浓度为1e12至5e13原子数每平方厘米，所述第二能量为50kev至300kev。

在上述第一方面的一种可能实现中，将第二掺杂离子沿所述宽禁带半导体的晶向注入所述第一导电类型区的至少一部分区域，包括：

将所述第二掺杂离子分别以第三浓度、第三能量及第四浓度、第四能量沿所述宽禁带半导体的晶向注入所述外延层的至少一部分区域。

在上述第一方面的一种可能实现中，所述第三浓度为5e13至3e14原子数每平方厘米，所述第三能量为500kev至2000kev；第四浓度为5e12至5e13原子数每平方厘米，所述第四能量为50kev至300kev。

在上述第一方面的一种可能实现中，所述第一掺杂离子包括氮离子或磷离子。

在上述第一方面的一种可能实现中，所述第二掺杂离子包括铝离子或硼离子。

第二方面，本申请实施例提供了一种超级结肖特基二极管，包括：

通过外延生长工艺在宽禁带半导体衬底表面上形成的外延层；

第一导电类型区，通过第一掺杂离子沿所述宽禁带半导体的预设晶向注入所述外延层的至少一部分区域形成；

第二导电类型区，通过第二掺杂离子沿所述宽禁带半导体的所述预设晶向注入所述第一导电类型区的至少一部分区域形成；

金属层，设置在所述第一导电类型区远离所述衬底的至少部分表面上，以使得所述金属层与所述第一导电类型区形成肖特基结；

所述预设晶向为使得掺杂离子沿所述预设晶向注入会发生沟道效应的晶向。

在上述第二方面的一种可能实现中，还包括第二导电类型注入区，通过第二掺杂离子沿所述宽禁带半导体的法线方向注入所述第二导电类型区部分区域形成。

在上述第二方面的一种可能实现中，所述宽禁带半导体为碳化硅。

在上述第二方面的一种可能实现中，所述碳化硅包括4h-sic或6h-sic。

在上述第二方面的一种可能实现中，所述第一离子包括氮离子或磷离子，所述氮离子或磷离子分别以第一浓度、第一能量及第二浓度、第二能量沿所述碳化硅半导体的c轴方向注入所述外延层的至少一部分区域。

在上述第二方面的一种可能实现中，所述第二掺杂离子包括铝离子或硼离子，所述铝离子分别以第三浓度、第三能量及第四浓度、第四能量沿所述碳化硅半导体的c轴方向注入所述第一导电类型区的至少一部分区域。

在上述第二方面的一种可能实现中，所述第二掺杂离子包括铝离子或硼离子，所述铝离子分别以第五浓度、第五能量及第六浓度、第六能量沿所述碳化硅半导体的法线方向注入所述第二导电类型区的部分区域。

附图说明

图1根据本申请的一些实施例，示出了一种超级结的制造方法流程图；

图2a-2g根据本申请的一些实施例，示出了一种与图1所示的一个或多个步骤相应的超级结肖特基二极管的结构示意图；

图3根据本申请的一些实施例，示出了一种碳化硅半导体的晶向示意图。

具体实施例

本申请的说明性实施例包括但不限于超级结的制造方法及其超级结肖特基二极管。

下面将结合附图对本申请的实施例作进一步地详细描述。

根据本申请的一些实施例，图1示意性示出了一种超级结的制造方法的流程示意图，具体地，如图1所示，方法包括：

(1)通过外延生长工艺在宽禁带半导体衬底表面上形成外延层(101)；其中，宽禁带半导体包括但不限于碳化硅、氮化镓、氮化铝或金刚石等，在此不做限制。外延生长工艺是指沿着宽禁带半导体衬底原来的晶向，通过气相外延、液相外延或者分子束外延等方法，生长一层与宽禁带半导体衬底晶向相同的单晶层。在本申请的实施例中，外延层的导电类型可以与宽禁带半导体衬底的导电类型相同，也可以不同，在此不做限制。

(2)将第一掺杂离子沿宽禁带半导体的预设晶向注入外延层的至少一部分区域，形成第一导电类型区(102)；其中，预设晶向为使得第一掺杂离子沿所述预设晶向注入会发生沟道效应的晶向，沟道效应是指离子注入固体中，它与固体的原子发生碰撞，如果固体是无定形的，那么，组成固体的原子在空间是无规则分布的，因而离子与靶原子的碰撞是随机的，碰撞参数p的大小是个随机参数。如果固体是晶体，则原子在空间规则地排列着，离子沿晶体的主晶轴方向注入时，它们可能与晶格原子发生相类似的碰撞(碰撞参数p近似相等)，各个碰撞互相有关，每次碰撞时，离子运动偏转很小，离子经过晶格同一排原子附近，可以穿透入固体中较深的距离。在本申请的实施例中，由于宽禁带半导体衬底为单晶，内部原子规则排列，因此，第一掺杂离子沿预设晶向可以发生沟道效应穿透较深的距离。

第一掺杂离子沿着宽禁带半导体的晶向注入时，由于沟道效应，第一掺杂离子在外延层的射程比随机方向或沿晶圆的法线方向注入时更远，具有更强的穿透力，从而降低离子注入的能量和制造成本。在一些实施例中，宽禁带半导体可以为碳化硅，则宽禁带半导体晶向的可以选取为碳化硅的c轴方向，如图3所示，4h-sic晶圆的法线垂直于4h-sic晶圆的主平面，而c轴与4h-sic晶圆的法线夹角为4度。

(3)将第二掺杂离子沿宽禁带半导体的预设晶向注入第一导电类型区的至少一部分区域，形成第二导电类型区(103)；其中，预设晶向为使得第一掺杂离子沿所述预设晶向注入会发生沟道效应的晶向，第二掺杂离子的注入方向与第一掺杂离子的注入方向相同，使得第二掺杂离子注入到第一导电类型区时充分利用沟道效应，形成更深的第二导电类型区，但所需注入的能量更少。可以理解，第二掺杂离子与第一掺杂离子的导电类型不同，例如，第一掺杂离子为n型离子(氮离子或磷离子)，第二掺杂离子为p型离子(铝离子或硼离子)，在此不做限制。

通过以上方法，第一导电类型区与第二导电类型区形成的超级结可以应用于各类功率半导体器件，使得器件的特征导通电阻降低，从而减小芯片面积，降低宽禁带功率半导体器件的成本，同时优化器件性能。

下面结合图2a-2g介绍一种与图1所示的超级结制造方法的流程图中一个或多个步骤相对应的超级结肖特基二极管的示意图。图2a-2g中，以宽禁带半导体衬底为碳化硅材料、第一导电类型为n型、第二导电类型为p型、第一导电类型区为n型注入区、第二导电类型区为p型柱、第一掺杂离子为氮离子或磷离子、第二掺杂离子为铝离子或硼离子为例，对本申请的具有超级结肖特基二极管的制造过程进行具体说明。包括：

(1)首先，生长外延层202，参考图2a，在重掺杂的n型碳化硅衬底201上通过外延生长工艺生长轻掺杂的n型外延层202。可以理解，重掺杂与轻掺杂的区别在于重掺杂的掺杂离子浓度比轻掺杂的掺杂离子浓度高。在一些实施例中，外延层202的n型掺杂浓度在1e14至5e16原子数每平方厘米之间，外延层202的厚度在1um至200um之间。可以理解的是n型外延层的厚度和掺杂浓度可以根据器件的耐压额定值确定，n型掺杂离子包括但不限于氮离子或磷离子等，在此不做限制。

(2)形成掩膜层203，参考图2b，在一个实施例中，可以通过cvd(chemicalvapordeposition,化学气相沉积)在n型外延层202表面生成的无机薄膜材料作为硬掩膜层203，无机薄膜材料的成分包括但不限于二氧化硅、氮化硅或镍等，在另一个实施例中，离子注入能量在600kev以下时，可以在n型外延层202表面涂覆光刻胶作为掩膜层203。然后通过光刻掩膜和刻蚀工艺形成图案，以确定待形成n型注入区的区域。可以理解的是，掩膜层203的形成通过cvd生成的无机薄膜材料还是涂覆光刻胶由离子注入的能量值确定，在此不做限制。

(3)离子注入形成n型注入区204，参考图2c，在一些实施例中，将氮离子或磷离子以第一能量为500kev至2000kev、第一浓度为1e13至3e14原子数每平方厘米，及第二能量为50kev至300kev、第二浓度为1e12至5e13原子数每平方厘米，沿着碳化硅的c轴方向(如图3所示，对于4h-sic，c轴方向和4h-sic晶圆的法线方向的夹角为4度)注入n型外延层202的部分区域，形成n型注入区204。由于沟道效应，氮离子或磷离子能够注入足够深的深度，获得足够深的n型注入区204，大大降低了离子注入的次数和注入能量，降低了制造成本。

需要说明的是，图2c中n型注入区204的深度小于n型外延层202的深度，但在本申请的其他实施例中，n型注入区204的深度可以等于n型外延层的202的深度，即整个n型外层202被完全注入掺杂离子，形成n型注入区，在此不做限制。

(4)形成掩膜层205，参考图2d，在一个实施例中，可以通过cvd(chemicalvapordeposition,化学气相沉积)在n型注入区204表面生成的无机薄膜材料作为硬掩膜层205，无机薄膜材料的成分包括但不限于二氧化硅、氮化硅或镍等，在另一个实施例中，离子注入能量在600kev以下时，可以在n型注入区204表面涂覆光刻胶作为掩膜层205。然后通过光刻掩膜和刻蚀工艺形成图案，以确定待形成p型柱的区域。可以理解的是，掩膜层205的形成通过cvd生成的无机薄膜材料还是涂覆光刻胶由离子注入的能量值确定，在此不做限制。

(5)离子注入形成p型柱206，参考图2e，在一些实施例中，将铝离子(例如al-27)以第三能量为500kev至2000kev、第三浓度为5e13至3e14原子数每平方厘米，及第四能量为50kev至300kev、第四浓度为5e12至5e13原子数每平方厘米，沿着碳化硅的c轴方向注入n型注入区204的部分区域，形成p型柱206，p型柱206与n型注入区204中未被掺杂铝离子的区域形成超级结。由于沟道效应，铝离子(例如al-27)能够注入足够深的深度，获得足够深的p型柱206，大大降低了离子注入的次数和注入能量，降低了制造成本。

(6)离子注入形成p⁺注入区207，参考图2f，在一些实施例中，将铝离子(例如al-27)以第五能量为80kev至200kev、第五浓度为5e13至3e14原子数每平方厘米，及第六能量为20kev至70kev、第六浓度为5e13至5e14原子数每平方厘米，沿着碳化硅晶圆的法线方向(如图3所示，法线方向垂直于碳化硅晶圆的主平面)注入p型柱206，形成p⁺注入区207，其中，p⁺注入区207可以屏蔽功率半导体器件的表面电场，即降低表面电场强度，减小反向漏电流，进而提高反向击穿电压，从而使得超级结肖特基二极管的反向击穿电压较大，能够应用于高压领域。

(7)高温退火，将图2f的功率半导体器件暴露于高温中一段时间，再慢慢冷却，通过高温退火可以激活以上所有注入的n型和p型的掺杂离子。

(8)形成电极208和表面钝化层209，参考图2g，可以对功率半导体器件进行常规的欧姆接触工艺、肖特基接触工艺以及金属化工艺等，形成电极208，其中，电极208与n型注入区204形成肖特基结，可以理解，肖特基结是一种简单的金属与半导体接触的界面，与pn结类似，具有非线性阻抗特性。再在电极208的表面进行钝化处理，形成钝化层209，以提高超级结肖特基二极管的电学性能的稳定性和可靠性。

需要说明的是，以上所有涉及到的离子注入的次数、对应的能量和浓度的数值是示例性的，并非限制性的，在本申请的其他实施例中，可以根据需要注入的深度选择注入的次数、对应的能量和浓度。

需要说明的是，以上所有涉及到的离子注入从4h-sic晶圆的c轴方向注入是示例性的，并非限制性的，在本申请的其他实施例中，离子注入可以沿着其他宽禁带半导体的晶相注入外延层，以利用沟道效应，降低注入能量实现较深的注入深度。

需要说明的是，上面结合本申请的实施例介绍的功率半导体器件超级结的制造方法可以应用于除肖特基二极管之外的其他功率半导体器件结构，例如jfet(junctionfield-effecttransistor，结型场效应晶体管)、mosfet(metal-oxide-semiconductorfield-effecttransistor，金属氧化物半导体场效应晶体管)，在此不作限制。

在附图中，可以以特定布置和/或顺序示出一些结构或方法特征。然而，应该理解，可能不需要这样的特定布置和/或排序。而是，在一些实施例中，这些特征可以以不同于说明性附图中所示的方式和/或顺序来布置。另外，在特定图中包括结构或方法特征并不意味着暗示在所有实施例中都需要这样的特征，并且在一些实施例中，可以不包括这些特征或者可以与其他特征组合。

需要说明的是，本申请各设备实施例中提到的各单元/装置都是逻辑单元/装置，在物理上，一个逻辑单元/装置可以是一个物理单元/装置，也可以是一个物理单元/装置的一部分，还可以以多个物理单元/装置的组合实现，这些逻辑单元/装置本身的物理实现方式并不是最重要的，这些逻辑单元/装置所实现的功能的组合才是解决本申请所提出的技术问题的关键。此外，为了突出本申请的创新部分，本申请上述各设备实施例并没有将与解决本申请所提出的技术问题关系不太密切的单元/装置引入，这并不表明上述设备实施例并不存在其它的单元/装置。

需要说明的是，在本专利的示例和说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

虽然通过参照本申请的某些优选实施例，已经对本申请进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。