互连结构的制作方法

[0001]
本发明实施例通常涉及一种集成电路(ic)装置，且更具体而言涉及一种ic装置的互连以及接触结构。


背景技术：

[0002]
集成电路(ic)产业经历了指数式的成长。ic材料和设计的技术进步已经产生了几代的ic，其中每一代都比上一代具有更小、更复杂的电路。在ic进化的过程中，普遍增加了功能密度(即每芯片面积的互连装置数量)而减少了几何尺寸(即可使用制造工艺制造的最小组件(或线路))。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供效益。
[0003]
这种按比例缩小也增加了处理以及生产ic的复杂性，为了实现这些进步，需要在ic处理和生产方面进行类似的开发。举例而言，互连结构以及接触结构随着ic功能尺寸不断减缩而变得更加紧凑，此些互连以及接触结构展现增加的接触电阻，这对性能、良率和成本带来挑战。已观察到，于先进的ic技术节点中，展现出较高接触电阻的互连和接触结构可能大大地延迟(且在某些情况下，会阻止)有效地导引(routed)信号往返于ic装置(如晶体管)，从而在先进技术节点中无法实现对于这种ic装置性能的改进。据此，虽然现存的互连以及接触结构通常已足以满足其预期目的，但是其在所有方面都不是完全令人满意的。


技术实现要素：

[0004]
在一个实施例中，提供一种互连结构，其包含于第一介电层中的第一接触部件、于第一介电层上方的第二介电层、于第一接触部件上方的第二接触部件、于第二介电层以及第二接触部件之间的障壁层以及设置于第二接触部件以及第一接触部件之间的碳层，碳层与第二接触部件接触。
[0005]
在另一实施例中，提供一种互连结构，其包含于第一介电层中的第一接触部件、于第一介电层上方的第二介电层、于第一接触部件上方并被第二介电层环绕的接触通孔、于接触通孔上方并被第二介电层环绕的第二接触部件、于第二介电层以及第二接触部件之间的障壁层以及设置于接触通孔以及第二接触部件之间的石墨烯层，石墨烯层与第二接触部件接触。
[0006]
在又另一实施例中，提供一种方法，其包含形成第一接触部件于第一介电层中、形成通孔开口以及沟槽于第一介电层上方的第二介电层中以暴露通孔开口中的第一接触部件、形成石墨烯层于暴露的第一接触部件上方、选择性地形成障壁层，使障壁层设置于沟槽的侧壁上且石墨烯层的顶表面无障壁层、以及沉积金属填充层于通孔开口以及沟槽中。
附图说明
[0007]
当结合附图阅读时，根据以下详细描述可最好地理解本公开。要强调的是，根据工业中的标准实践，各种部件未按比例绘制，且仅用于说明的目的。实际上，为了讨论上清楚，
可任意增加或减小各种部件的尺寸。
[0008]
图1是根据本公开各种实施方式的用于制造多层互连部件的后段工艺(beol)互连结构的方法的流程图。
[0009]
图2、图3a、图3b、图4a、图4b、图5a以及图5b是根据本公开各种实施方式的制造的各种阶段的半导体装置的beol互连结构的局部剖面图。
[0010]
图6是根据本公开各种实施方式的用于制造中段工艺(meol)接触结构的方法的流程图。
[0011]
图7、图8、图9a、图9b、图10a、图10b、图11a以及图11b是根据本公开各种实施方式的制造的各种阶段的半导体装置的meol接触结构的局部剖面图。
[0012]
附图标记说明：
[0013]
20,40：半导体装置
[0014]
22,42：基板
[0015]
100,300：方法
[0016]
102,104,106,108,110,112,114,302,304,306,308,310,312,314,316：方块
[0017]
200：互连结构
[0018]
208：第一接触蚀刻停止层
[0019]
210：第一介电层
[0020]
212,412,432：障壁层
[0021]
214：衬垫
[0022]
216,234,416,434：金属填充层
[0023]
218：第二接触蚀刻停止层
[0024]
220：第二介电层
[0025]
222,422：通孔开口
[0026]
224,424：沟槽
[0027]
228,428：石墨烯层
[0028]
230,430：催化金属层
[0029]
232：第一障壁层
[0030]
400：meol接触结构
[0031]
410：下介电层
[0032]
418：接触蚀刻停止层
[0033]
420：上介电层
[0034]
426：接触通孔
[0035]
436：导电部件
[0036]
500：beol互连结构
[0037]
2000,4000：接触部件
具体实施方式
[0038]
本公开通常涉及一种集成电路(ic)装置，且更具体而言涉及一种ic装置的互连以及接触结构。
[0039]
以下公开中提供用以实施本发明的不同特征的许多不同的实施例或示例。以下描述组件以及布置的具体示例以简化本公开。当然，其仅为示例且不意图为限制。举例而言，在以下描述中在第二部件上方或上的第一部件的形成可包含其中第一以及第二部件直接接触地形成的实施例，且亦可包含其中第一部件以及第二部件之间可形成另外的部件，使得第一以及第二部件可不直接接触的实施例。
[0040]
另外，本公开于各种示例中可重复参考符号及/或字符。此些重复为了简化以及清楚的目的，且其本身并不指示所讨论的各种实施例和/或配置之间的关系。此外，在以下本公开中的在另一部件上、连接至另一部件及/或耦接至另一部件的部件的形成可包含其中部件是直接接触地形成的实施例，且亦可包含其中另外的部件可插入所述部件地形成，使得所述部件可不直接接触的实施例。另外，使用空间相对性用语，例如“下面”、“上面”、“水平”、“垂直”、“的上”、“上方”、“的下”、“下方”、“上”、“下”、“顶”、“底”等以及其衍生(例如，“水平地”、“向下地”、“向上地”)来简化本公开的一个部件与另一个部件的关系。空间相对性用语意图涵盖包含部件的装置的不同方位。
[0041]
ic生产工艺流程通常被分为三类：前段工艺(feol)、中段工艺(meol)和后段工艺(beol)。feol通常囊括与制造ic装置(像是晶体管)有关的工艺。举例而言，feol工艺可包括形成隔离部件、栅极结构以及源极和漏极部件(通常称为源极/漏极部件)。meol通常囊括与制造对ic装置的导电部件(或导电区域)的接触物(contact)有关的工艺，例如与栅极结构及/或源极/漏极部件的接触物。beol通常囊括与制造多层互连部件有关的工艺，所述的多层互连部件使feol以及meol制造的ic部件(在此分别称为feol以及meol部件或结构)互连，从而实现ic装置的操作。
[0042]
随着ic技术朝向更小的技术节点前进，meol以及beol工艺面临重大的挑战。举例而言，先进的ic技术节点需要更紧凑的beol互连结构以及meol接触结构，其需要大幅缩减导电部件的临界尺寸(例如，互连以及接触的通孔及/或导电线路的宽度或高度)。减缩的临界尺寸导致互连电阻大幅增加，其可能使ic装置的性能退化(例如，通过增加电阻-电容(rc)延迟)。这种rc延迟因为使用金属氮化物作为障壁层而增加的电阻进一步加剧。
[0043]
本公开公开于选择性障壁层的形成使用石墨烯层作为阻障层，使障壁层仅形成于侧壁上而不是沿着传导路径形成。石墨烯是碳的同素异形体，其呈现其中一个原子形成每个顶点的二维六角形晶格中的单原子层的形式。本公开的石墨烯层不仅用作为障壁层的阻障层，且亦展现低接触电阻。于一些实施方式中，薄催化金属层(catalytic metal layer)可形成于下接触部件的顶表面上方且石墨烯层可形成在催化金属层上。另外，石墨烯层亦具有导致优异的可靠度的优越的障壁特性。本公开亦公开于ic装置中beol互连结构或meol接触结构的形成中实施石墨烯层的方法。
[0044]
图1示出根据本公开各种实施方式的用于制造半导体装置中的beol互连结构的方法100的流程图。图1将结合为根据图1中的方法100制造的各阶段的半导体装置的beol互连结构的局部剖面图的图2、图3a、图3b、图4a、图4b、图5a以及图5b描述于下。在方法100之前、之中以及之后可提供其他的步骤，且于方法100的其他实施例，可移除、替换或删去所述的一些步骤。可于图2、图3a、图3b、图4a、图4b、图5a以及图5b所示的beol互连结构中加入其他的部件，且于beol互连结构的其他实施例中，可取代、修改或删去以下所述的一些部件。
[0045]
参照图1以及图2，方法100包含方块102，其中形成像是接触部件2000的接触部件
于半导体装置20中的互连结构200的第一介电层210中。第一介电层210可为第一层间介电(ild)层。半导体装置20可被包含于微处理器、存储器及/或其他ic装置中。于一些实施方式中，半导体装置20为ic芯片、单芯片系统(soc)或其部分的一部分，其包含各种被动以及主动微电子装置，像是电阻、电容、电感、二极管、p型场效晶体管(pfet)、n型场效晶体管(nfet)、金属氧化物半导体场效晶体管(mosfet)、互补式金属氧化物半导体(cmos)晶体管、双极性接面晶体管(bjt)、横向扩散mos(laterally diffused mos，ldmos)晶体管、高压晶体管(high voltage transistors)、高频晶体管(high-frequency transistors)、其他适合的组件或其组合。晶体管可为平面晶体管(planar transistor)或多栅极晶体管(multi-gate transistor)，像是鳍状fet(fin-like fet,finfet)。图2已为了清楚起见而简化，以更好地理解本公开的发明概念。可在半导体装置20中加入其他的部件，且在半导体装置20的其他实施例中，可取代、修改或删去以下所述的一些部件。
[0046]
半导体装置20包含基板(例如，晶圆)22。在所述实施例中，基板22包含硅。替代地或附加地，基板22包含另一种元素半导体(elementary semiconductor)，像是锗；化合物半导体，像是碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；合金半导体，像是硅锗(sige)、磷砷化镓(gaasp)、砷化铟铝(alinas)、砷化铝镓(algaas)、砷化铟镓(gainas)、磷化铟镓(gainp)及/或磷砷化镓铟(gainasp)；或其组合。于一些实施方式中，基板22包含一或多个iii-v族材料、一或多个ii-iv族材料或其组合。于一些实施方式中，基板22是绝缘体上覆半导体基板(semiconductor-on-insulator substrate)，像是绝缘体上覆硅(silicon-on-insulator,soi)基板、绝缘体上覆硅锗(silicon germanium-on-insulator,sgoi)基板或绝缘体上覆锗(germanium-on-insulator,goi)基板。绝缘体上覆半导体基板可使用氧植入隔离(separation by implantation of oxygen,simox)、晶圆接合或其他适合的方法制造。根据半导体装置20的设计需求，基板22可包含各种掺杂区域(未显示)，像是p型掺杂区域、n型掺杂区域或其组合。p型掺杂区域(例如，p型井(p-type well))包含p型掺质，像是硼、铟、其他p型掺质或其组合。n型掺杂区域(例如，n型井(n-type well))包含n型掺质，像是磷、砷、其他n型掺质或其组合。于一些实施方式中，基板22包含以p型掺质以及n型掺质的组合所形成的掺杂区域。各种掺杂区域可直接形成于基板22上及/或基板22中，举例而言，提供p型井结构、n型井结构、双井结构(dual-well structure)、凸起结构(raised structure)或其组合。可执行离子植入工艺、扩散工艺、其他适合的掺杂工艺或其组合以形成各种掺杂区域。为了简化起见，于图3a、图3b、图4a、图4b、图5a以及图5b中不显示基板22。
[0047]
一或多个隔离部件(未显示)形成于基板22上方及/或基板22中以隔离半导体装置20的各种区域，像是各种装置区域。举例而言，隔离部件定义主动装置区域及/或被动装置区域并使主动装置区域及/或被动装置区域彼此电性隔离。隔离部件包含氧化硅、氮化硅、氮氧化硅、其他适合的隔离材料或其组合。隔离部件可包含不同的结构，像是浅沟槽隔离(shallow trench isolation,sti)结构、深沟槽隔离(deep trench isolation,dti)结构及/或局部氧化硅(local oxidation of silicon,locos)结构。于一些实施方式中，隔离部件包含sti部件。举例而言，sti部件可通过在基板22中蚀刻沟槽(例如，通过使用干蚀刻工艺及/或湿蚀刻工艺)并以绝缘体材料填充所述沟槽(例如，通过使用化学气相沉积(cvd)工艺或旋涂式玻璃(spin-on-glass)工艺)而形成。可执行化学机械研磨(chemical mechanical polishing,cmp)工艺以移除过量的绝缘体材料及/或平坦化隔离部件的顶表
面。在一些实施例中，sti部件包含填充沟槽的多层结构，像是设置于氧化衬层(oxide liner layer)上方的氮化硅层。虽然未显示，各种栅极结构被设置在基板22上方，且各种栅极结构中的一或多个插入源极区域以及漏极区域之间，其中通道区域被定义于源极区域与漏极之间。一或多个栅极结构与通道区域接合，使得电流于操作期间可于源极/漏极区域之间流动。于一些实施方式中，栅极结构形成于鳍结构上方，使得栅极结构各包覆部分鳍结构。举例而言，一或多个栅极结构包覆鳍结构的通道区域，从而插入鳍结构的源极区域以及漏极区域之间。于一些实施例中，栅极结构包含金属栅极(mg)堆叠物，其设置以根据半导体装置20的设计需求达到期望功能。于一些实施方式中，金属栅极堆叠物包含栅极介电质以及栅极介电质上方的栅极电极。栅极介电层包含像是氧化硅的介电材料、高介电常数材料、其他适合的介电材料或其组合。高介电常数材料通常是指具有高介电常数，例如大于氧化硅的介电常数(k≈3.9)的介电材料。示例性高介电常数材料包含铪、铝、锆、镧、钽、钛、钇、氧、氮、其他合适的成分或其组合。于一些实施方式中，栅极介电质包含多层结构，像是包含例如氧化硅的层间层以及包含例如氧化铪(hfo2)、氧化硅铪(hfsio)、氮氧硅铪(hfsion)、氧化钽铪(hftao)、氧化钛铪(hftio)、氧化锆铪(hfzro)、氧化锆(zro2)、氧化铝(al2o3)、氧化铪-氧化铝(hfo
2-al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化镧(la2o3)、氧化钇(y2o3)、其他适合的高介电常数材料或其组合的高介电常数层。栅极电极包含导电材料。于一些实施方式中，栅极电极包含多层，像是覆盖层、功函数层、胶/障壁层及/或金属填充(或块)层中的一或多个。覆盖层可包含避免或消除栅极介电质以及栅极电极的其他层之间成分的扩散及/或反应的材料。于一些实施方式中，覆盖层包含金属以及氮，像是氮化钛(tin)、氮化钽(tan)、氮化钨(w2n)、氮化钛硅(tisin)、氮化钽硅(tasin)或其组合。功函数层包含调至具有期望功函数(像是n型功函数或p型功函数)的导电层的导电材料，像是n型功函数材料及/或p型功函数材料。p型功函数材料包含tin、tan、钌(ru)、钼(mo)、铝(al)、氮化钨(wn)、硅化锆(zrsi2)、硅化钼(mosi2)、硅化钽(tasi2)、硅化镍(nisi2)、其他p型功函数材料或其组合。n型功函数材料包含钛(ti)、铝(al)、银(ag)、锰(mn)、锆(zr)、钛铝合金(tial)、碳化钛铝(tialc)、碳化钽(tac)、碳氮化钽(tacn)、硅氮化钽(tasin)、钽铝合金(taal)、碳化钽铝(taalc)、氮化钛铝(tialn)、其他n型功函数材料或其组合。胶/障壁层可包含促进相邻层，像是功函数层以及金属填充层之间的粘着力的材料及/或阻碍及/或减低栅极层，像是功函数层以及金属填充层之间的扩散的材料。举例而言，胶/障壁层包含金属(例如钨(w)、al、ta、ti、镍(ni)、铜(cu)、钴(co)、其他适合的金属或其组合)、金属氧化物、金属氮化物(例如，tin)或其组合。金属填充层可包含适合的导电材料，像是al、w及/或cu。
[0048]
外延源极(epitaxial source)部件以及外延漏极部件(称为外延源极/漏极部件)可设置于基板22的源极/漏极区域中。栅极结构以及外延源极/漏极部件形成半导体装置20的晶体管的一部分。栅极结构及/或外延源极/漏极部件因此可以装置部件代称的。于一些实施方式中，外延源极/漏极部件包覆鳍结构的源极/漏极区域。外延工艺可实施cvd沉积技术(例如，气相外延(vpe)、超高真空化学气相沉积(uhv-cvd)、低压化学气相沉积(lpcvd)及/或等离子体辅助化学气相沉积(pecvd)等离子体)、分子束外延、其他适合的选择式外延成长(seg)工艺或其组合。外延源极/漏极部件可掺杂有n型掺质及/或p型掺质。于一些实施方式中，在晶体管被设置为n型装置(例如，具有n通道)的情况下，外延源极/漏极部件可为掺杂有磷、其他n型掺质或其组合的含硅外延层或含硅碳外延层(例如，形成si：p外延层或
si：c：p外延层)。于一些实施方式中，在晶体管被设置为p型装置(例如，具有p通道)的情况下，外延源极/漏极部件可为掺杂有硼、其他p型掺质或其组合的含硅锗外延层(例如，形成si：ge：b外延层)。于一些实施方式中，执行退火工艺以活化半导体装置20的外延源极/漏极部件中的掺质。
[0049]
于一些实施方式中，硅化层形成于外延源极/漏极部件上。于一些实施方式中，硅化层通过沉积金属层于外延源极/漏极部件而形成。金属层包含适于促进硅化物形成的任何材料，像是镍、铂、钯、钒、钛、钴、钽、镱、锆、其他适合的金属或其组合。半导体装置20接着被加热(例如，经历退火工艺)以使外延源极/漏极部件(例如，硅及/或锗)的成分与金属反应。硅化物层因此包含金属以及外延源极/漏极部件的成分(例如，硅及/或锗)。于一些实施方式中，硅化物层包含硅化镍、硅化钛或硅化钴。可通过任何适合的工艺，像是蚀刻工艺选择性地移除任何未反应的金属，像是金属层的剩余部分。
[0050]
互连结构200设置于基板22上方。互连结构200可电性耦接半导体装置20的各种装置(例如，晶体管、电阻、电容及/或电感)及/或组件(例如，栅极结构及/或源极/漏极部件)，使得各种装置及/或组件可如半导体装置20的设计要求指定的操作。互连结构200包含设置以形成各种互连结构的介电层以及导电层(例如，金属层)的组合。导电层是设置以形成垂直互连部件(例如，提供部件之间的垂直连接及/或垂直电路径)，像是接触物及/或通孔；及/或水平互连部件(例如，提供水平电路径)，像是导电线路(或金属线路)。垂直互连部件通常连接在互连结构200的不同层中的水平互连部件。在操作期间，互连结构是设置以在半导体装置20的装置及/或组件之间安排信号路径及/或将信号(例如，时钟信号、电压信号及/或接地信号)分配至半导体装置20的装置及/或组件。虽然互连结构200以给定数量的介电层及导电层描述，本公开预期互连结构200具有更多或更少的介电层及/或导电层。
[0051]
继续参照图2，互连结构200包含一或多个介电层(即ild层)，像是第一介电层210以及于第一介电层210上方的其他介电层。此些介电层包含介电材料，其包含例如氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(teos)形成的氧化物、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、低介电常数材料、其他适合的介电材料或其组合。示例性低介电常数材料包含氟硅酸盐玻璃(fsg)、氟掺杂、碳掺杂氧化硅、多孔氧化硅基材料、非晶碳、硅倍半氧烷基(silsesquioxane-based)介电材料、black(applied materials of santa clara,california)、干凝胶(xerogel)、气凝胶(aerogel)、非晶氟化碳(amorphous fluorinated carbon)、聚对二甲苯(parylene)、苯环丁烯、silk(dow chemical,midland,michigan)、聚酰亚胺、其他适合的介电材料或其组合。在一些例子中，ild层是以介电常数在约1以及约3.8之间的低介电常数材料形成。于一些实施例中，互连结构200亦可包含设置于基板22上方的一或多个接触蚀刻停止层(cesl)，像是于第一介电层210下的第一cesl 208以及于第一介电层210上方的第二cesl 218。这种cesl包含与ild不同的材料。举例而言第一介电层210的材料与第一cesl 208的材料不同。于一些实施例中，第一cesl 208包含硅以及氮，像是氮化硅或氮氧化硅。举例而言，ild层及/或cesl通过沉积工艺(像是cvd、物理气相沉积(pvd)、原子层沉积(ald)、高密度等离子体化学气相沉积(hdpcvd)、金属有机化学气相沉积(mocvd)、减压化学气相沉积(rpcvd)、pecvd、lpcvd、原子层化学气相沉积(alcvd)、常压化学气相沉积(apcvd)、其他适合的方法或其组合)形成于基板22上方。于一些实施方式中，ild层及/或cesl通过流动式化学气相沉积(fcvd)工艺形成，其包含，例如沉
积流动式材料(像是液体化合物)于基板22上方以及通过适合的技术(像是热退火及/或紫外线辐射处理)将流动式材料转变成固体材料。于ild层及/或cesl的沉积之后，执行cmp工艺及/或其他平坦化工艺，使ild层及/或cesl具有实质上平坦的表面以增强上覆层的形成。
[0052]
在方法100的方块102，接触部件2000形成于第一介电层210中。接触部件2000表示与meol装置级接触(meol device-level contact)接连的beol接触部件，像是电性耦接至栅极结构的栅极接触物以及电性耦接至外延源极/漏极部件的源极/漏极接触物。在图2所示的一些实施例中，接触部件2000可包含障壁层212、衬垫214以及金属填充层216。于一些实施方式中，障壁层212可以ta、tan、tac、ti、tin、碳化钛(tic)以及可阻碍氧扩散的其他材料形成。衬垫214可以适合的金属、金属氮化物或金属碳化物，像是co、氮化钴(con)以及氮化钌(run)形成。金属填充层216可以任何适合的导电材料，像是钨(w)、镍(ni)、铱(ir)、锇(os)、金(au)、钯(pd)、铂(pt)、银(ag)、钽(ta)、钛(ti)、铝(al)、铜(cu)、钴(co)、氮化钽(tan)、氮化钛(tin)、钌(ru)或其合金形成。于一些实施例中，接触部件2000的形成可包含图案化第一介电层210以及第一cesl 208。图案化第一介电层210以及第一cesl 208可包含光刻工艺及/或蚀刻工艺以形成通孔开口。于一些实施方式中，光刻工艺包含形成阻剂层于第一介电层210及/或第一cesl 208上方、曝光刻胶剂层至图案辐射以及显影曝光的阻剂层，从而形成可用作为用以蚀刻于第一介电层210及/或第一cesl 208中的开口的遮罩元件的图案化的阻剂层。蚀刻工艺包含干蚀刻工艺、湿蚀刻工艺、其他蚀刻工艺或其组合。下文中，一或多个开口以障壁层212、衬垫214以及金属填充层216填充。于一些实施例中，障壁层212可使用原子层沉积(ald)、化学气相沉积(cvd)或无电沉积(eld)来沉积且可形成为约0.5nm以及约5nm之间的厚度。于一些实施方式中，衬垫214可使用ald、cvd、eld或物理气相沉积(pvd)来沉积，且可形成为约0.5nm以及3nm之间的厚度。在一些例子中，金属填充层216可使用pvd、cvd、ald、电镀、eld或其他适合的沉积工艺或其组合来沉积。之后，可通过平坦化工艺，像是cmp工艺来移除任何过量的一或多种材料，从而平坦化第一介电层210、障壁层212、衬垫214以及金属填充层216的顶表面。虽然图2中显示的接触部件2000包含障壁层212以及衬垫214，本公开不限于此。可省去障壁层212以及衬垫214中的其一或两者。举例而言，在一些例子中，若金属填充层216是以钨或钌形成，则可省去障壁层212。再举另一例而言，当障壁层212以及金属填充层216之间的粘着力足够时，可省去衬垫214。在其他例子中，省去障壁层212以及衬垫214两者。
[0053]
在平坦化第一介电层210、障壁层212、衬垫214以及金属填充层216的顶表面后，可沉积第二cesl 218于第一介电层210上方且可沉积第二介电层220于第二cesl 218上方。第二cesl 218的形成工艺以及材料与上述用以形成第一cesl 208者类似，且将不复述于此。类似地，第二介电层220可使用与用以形成第一介电层210的类似的材料以及工艺来形成。
[0054]
继续参照图1以及图2，方法100包含方块104，其可形成沟槽224以及通孔开口222于第二介电层220中并贯穿第二cesl 218。于一些实施例中，沟槽224沿着x方向及/或y方向的尺寸大于通孔开口222。可利用沟槽224来形成沿着x方向或y方向延伸的导电线路(或金属线路)。在图2所示的一些代表性的实施方式中，接触部件2000通过在沟槽224的底表面中的通孔开口222暴露。可通过适合的湿蚀刻或干蚀刻工艺执行沟槽224以及通孔开口222的形成。举例而言，适合的干蚀刻工艺可为利用约100v以及约2000v之间的离子束蚀刻功率级(ibe power level)、约0
°
以及约70
°
之间的束角以及选自氦、氖、氩、氪或氙的惰性气体的
1h-咪唑(2,5-dibromo-1-methyl-1h-imidazole)、1h-苯并三唑-4-磺酸(1h-benzotriazole-4-sulfonic acid)、其类似物或其组合。
[0055]
参照图1以及图3a，方法100可选择性地包含方块106，其可形成催化金属层230于暴露的接触部件2000上方。于一些实施例中，催化金属层230可具有与障壁层212、衬垫214或金属填充层216不同的成分。选择催化金属层230的成分使实质上无缺陷的石墨烯层可以低工艺温度形成于其上。于一些实施方式中，催化金属层230可包含镍(ni)、钴(co)、铜(cu)、钌(ru)、铼(re)、铑(rh)、钯(pd)、铱(ir)、铂(pt)、金(au)、其合金或其他适合的金属。在一些例子中，催化金属层230可使用ald、cvd、pvd、等离子体辅助化学气相沉积(pecvd)或等离子体辅助原子层沉积(peald)形成为约以及约之间的厚度。催化金属层230为单晶，使其可用作为用于石墨烯形成的光滑且化学均匀的基板。催化金属层230的顶表面可为或可包含与石墨烯层中的碳原子的六方晶格类似的六方最密堆积表面。这种表面的示例包含钌的六方最密堆积(hcp)(0001)平面、铱的面心立方(fcc)(111)平面、铂的fcc(111)平面、镍的fcc(111)平面、铂的fcc(111)平面、钴的hcp(0001)平面、铜的fcc(111)平面、铁的fcc(110)平面、金的fcc(111)平面、钯的fcc(111)平面、铼的hcp(1010)平面以及铑的fcc(111)平面。于一些实施方式中，催化金属层230的形成不包含任何光刻步骤且以选择性、自下而上(bottom-up)或自对齐的方式执行。于此方面，选择催化金属层230的前驱物以及形成工艺，使前驱物选择性地沉积于暴露的接触部件2000的金属表面上，且催化金属层230自下往上变厚。在一些例子中，通孔开口222以及沟槽224的介电侧壁可实质上无催化金属层230。
[0056]
参照图1、图3a以及图3b，方法100包含方块108，其形成石墨烯层228于暴露接触部件2000上方。在如图3a所示的形成催化金属层230的实施例中，石墨烯层228直接形成于催化金属层230上。在如图3b所示的不形成催化金属层230的其他实施例中，石墨烯层228直接形成于暴露的接触部件2000上。在形成催化金属层230的实施例中，金属填充层216可以钴、镍、铜、钌、铂或金形成。在形成催化金属层230的实施例中，金属填充层216的成分与催化金属层230的成分不同。于一些实施方式中，石墨烯层228可使用ald或cvd沉积。在一些其他实施方式中，石墨烯层228是使用pe-ald或pe-cvd沉积，使石墨烯层228的沉积通过使用等离子体而促进以及增强。于一些实施例中，在方块108，在半导体装置20在约25℃以及约1200℃之间，包含约200℃以及约1200℃之间的退火温度退火时，可将像是甲烷或乙烯的烃前驱物气体(c
x
h
y
)导向暴露的接触部件2000表面。在一些形成石墨烯层的传统方法中，退火温度很高，像是大于1200℃，且此高退火温度因为很容易超过热预算而会防止石墨烯层的形成与ic制造工艺整合，从而对形成的结构造成损害。在本公开的一些实施例中，点燃烃前驱物气体的等离子体以促石墨烯层228的形成，且方块108中的退火温度可被降到足够低的范围，像是约25℃以及约1000℃之间。降低的退火温度范围使本公开的实施例有可能将石墨烯形成步骤整合至方法100，而不超过ic装置制造工艺的热预算且不导致对已形成的结构，像是feol结构的损害。
[0057]
在方块108，像是甲烷或乙烯的烃前驱物可扩散至金属填充层216或催化金属层230的表面且在表面被吸收。接着烃前驱物气体因为热解而在表面上分解形成活性碳物质以在表面上形成石墨烯层228。非活性物质，像是氢，可自表面解吸，形成分子氢，并通过像是氩气或其他适合的惰性气体的吹扫气体除去。于一些实施方式中，方块108中的压力可在
0.1托(torr)以及约760torr之间、烃前驱物气体的流速可在100标准立方公分(sccm)以及约10,000sccm之间。在其中形成石墨烯层228的工艺通过等离子体增强的例子中，变压器耦合式等离子体(tcp)具有约50w以及约1000w之间的功率。
[0058]
参照第1、4a以及4b图，方法100包含方块110，其选择性地沉积第一障壁层232于石墨烯层228的表面以外的半导体装置20的表面上方。于一些实施例中，选择形成第一障壁层232的前驱物以及工艺使第一障壁层232选择性地沉积于包含通孔开口222以及沟槽224的侧壁的第二介电层220的表面上；且石墨烯层228的顶表面实质上无第一障壁层232。于此方面，因为石墨烯层228为惰性且不易于与其他原子反应，第一障壁层232的前驱物不连接至石墨烯层228(即石墨烯层228排斥第一障壁层232的前驱物)，石墨烯层228用作为第一障壁层232的阻障层。于一些实施例中，第一障壁层232可以金属合金形成，像是钴钨合金(cow)、钴锰合金(comn)、铜铝合金(cual)、镍铝合金(nial)、其组合或其他适合的金属合金。在一些其他实施例中，第一障壁层232可以金属氮化物形成，像是氮化钽(tan)、氮化钛(tin)、氮化钴(con)、氮化钌(run)、氮化镍(nin)、其组合或其他适合的金属氮化物。如此形成的第一障壁层232可阻碍氧扩散，且可使用ald、cvd或eld沉积且可形成为约以及约之间的厚度。催化金属层230在图4a所示的实施例中形成于接触部件2000以及石墨烯层228之间但是在图4b所示的实施例中则无。
[0059]
参照图1、图5a以及图5b，方法100包含方块112，其沉积金属填充层234于通孔开口222以及沟槽224中。于一些实施例中，金属填充层234可使用ald、cvd、pvd、化学镀或电镀或其他适合的技术沉积。于一些实施方式中，金属填充层234可以任何适合的导电材料形成，像是钨(w)、镍(ni)、铱(ir)、锇(os)、金(au)、钯(pd)、铂(pt)、银(ag)、钽(ta)、钛(ti)、铝(al)、铜(cu)、钴(co)、氮化钽(tan)、氮化钛(tin)、钌(ru)或其合金。于一些实施例中，可使工作件接受平坦化工艺(像是cmp工艺)以移除第二介电层220顶表面上方过量的金属填充层234以及过量的第一障壁层232以提供如第5a以及5b图所示的平坦化的顶表面。
[0060]
于一些实施例中，因为方块108中的操作可能要求高工艺温度，本公开形成金属填充层216、第一介电层210、第二介电层220以及金属填充层234的工艺温度可低于约500℃，像是低于约425℃，以控制热预算或符合热预算目标。
[0061]
参照图1，方法100可包含方块114，其执行进一步的工艺。于一些实施例中，进一步的工艺可包含用以形成其他互连结构于互连结构200上方的工艺。举例而言，此进一步的工艺可包含沉积另一cesl、沉积另一介电层、形成通孔开口、形成沟槽、沉积障壁层、沉积衬垫以及沉积金属填充层。
[0062]
图6示出根据本公开各种实施方式的制造半导体装置的meol接触结构的方法300的流程图。图6将结合为根据图6中的方法300的制造的各种阶段的半导体装置的meol接触结构的局部剖面图的图7、图8、图9a、图9b、图10a、图10b、图11a以及图11b描述于下。在方法300之前、之中以及之后可提供其他的步骤，且方法300的其他实施例可移除、替换或删去一些下述步骤。图7、图8、图9a、图9b、图10a、图10b、图11a以及图11b中所示的meol接触结构中可加入其他的部件，且在meol接触结构的其他实施例中，可替换、修改或删去下述的一些部件。要注意方法100以及300是分别描述以证实根据本公开的方法可运用于meol接触结构、beol互连结构或将meol接触结构耦接至beol互连结构的接触结构。方法100以及300皆利用石墨烯层，像是石墨烯层228，作为障壁层(像是障壁层332)的阻障层以实施暴露于沟槽以
及通孔开口中的介电层的侧壁上的障壁层的选择性沉积/形成。另外，方法100以及300皆包含可选的操作以沉积催化金属层，像是催化金属层330，以用作为用以形成石墨烯层的基板。将不重复以上所述的与方法100相关的方法300的实施方式。
[0063]
现参照图6以及图7，方法300包含方块302，其形成接触部件4000于半导体装置40中的meol接触结构400的下介电层410中。meol接触结构400将feol部件(像是栅极结构以及源极/漏极部件)电性耦接至beol互连结构(像是互连结构200)。接触部件4000表示源极/漏极接触物或栅极接触物。虽然图7中仅显示一个接触部件4000以简化说明，meol接触结构400可包含多个接触部件4000，像是多个源极/漏极接触物以及栅极接触物。接触部件4000可相邻于另一个源极/漏极接触物或栅极接触物且通过部分下介电层410、一或多个间隔物或一或多个衬垫与的分离。下介电层410为ild层且可因此被称为下ild层410。半导体装置40包含基板42且meol接触结构400可包含接触蚀刻停止层(cesl)418于下介电层410上方。半导体装置40、下介电层410、cesl 418以及基板42可分别类似于半导体装置20、第一介电层210、cesl218以及基板22，且其成分以及形成工艺为了简洁起见于此将不再复述。另外，为了简化起见，图8、图9a、图9b、图10a、图10b、图11a以及图11b中不显示基板42。
[0064]
在图7所示的一些实施例中，接触部件4000可包含障壁层412以及金属填充层416。障壁层412以及金属填充层416与障壁层212以及金属填充层216类似，且其成分以及形成于此将不再复述。在沉积以及平坦化下介电层410、障壁层412以及金属填充层416的顶表面后，将cesl 418沉积于下介电层410上方且可将上介电层420沉积于cesl 418上方。
[0065]
继续参照图6以及图7，方法300包含方块304，其形成通孔开口422以及沟槽424于在下介电层410上方形成的上介电层420中，使得通孔开口422暴露接触部件4000。于一些实施例中，沟槽424在x方向及/或y方向的尺寸大于通孔开口422。可利用沟槽424来形成沿着x方向或y方向延伸的导电线路(或金属线路)。在图7所示的一些代表性的实施方式中，接触部件4000通过在沟槽424的底表面中的通孔开口422暴露。于一些实施例中，可通过适合的干蚀刻、湿蚀刻或其他适合的蚀刻技术形成通孔开口422以及沟槽424。通孔开口不仅延伸贯穿上介电层420以及cesl 418。
[0066]
现参照图6以及图8，方法300包含方块306，其形成接触通孔426于通孔开口422中。接触通孔426亦可被称为通孔插塞426。于一些实施例中，接触通孔426可通过以选择性、自下而上或自对齐的方式沉积金属于通孔开口422中而形成。于此方面，选择接触通孔426的前驱物以及形成工艺，使金属前驱物选择性地沉积于暴露的接触部件4000的金属表面上且通孔开口422中沉积的金属自下往上变厚以形成接触通孔426。如图8所示，接触通孔426为meol接触结构400的一部分且将接触部件4000电性桥接至meol接触结构400上方的beol互连结构500。接触通孔426可以钨(w)、镍(ni)、铱(ir)、锇(os)、金(au)、钯(pd)、铂(pt)、银(ag)、钽(ta)、钛(ti)、铝(al)、铜(cu)、钴(co)、氮化钽(tan)、氮化钛(tin)、钌(ru)或其合金形成。
[0067]
现参照图6以及图9a，于一些实施例中，方法300可包含方块308，选择性地形成催化金属层于430接触通孔426的顶表面上方。在此些实施例中，催化金属层430具有与障壁层412以及金属填充层416不同的成分。催化金属层430与参照方法100描述于上的催化金属层230至少在成分、表面特性以及形成工艺方面类似，且于此将不再复述。在一些替代性的实施例中，金属填充层416本身提供用于形成石墨烯的光滑且化学均匀的基板且省去催化金
属层430的形成。
[0068]
现参照图6、图9a以及图9b，方法300包含方块310，其形成石墨烯层428于接触通孔426的顶表面上方。在催化金属层430如图9a所示地形成的实施例中，石墨烯层428直接形成于催化金属层430上。在催化金属层430如图9b所示地不形成的其他实施例中，石墨烯层428直接形成于接触通孔426的顶表面上。于一些实施方式中，可使用ald、cvd、pe-ald或pe-cvd来沉积石墨烯层428。于一些实施例中，在方块310，当半导体装置40在约25℃以及约1200℃之间，包含约200℃以及约1200℃之间的退火温度退火时，可将像是甲烷或乙烯的烃前驱物气体(c
x
h
y
)导向接触通孔426的表面。在方块310，像是甲烷或乙烯的烃前驱物气体可扩散至接触通孔426或催化金属层430的表面且在(接触通孔426或催化金属层430的)表面被吸收。接着烃前驱物气体因为热解而在表面上分解形成活性碳物质以在(接触通孔426或催化金属层430的)表面上形成石墨烯层428。非活性物质，像是氢，可自表面解吸，形成分子氢，并通过像是氩气或其他适合的惰性气体的吹扫气体除去。于一些实施方式中，方块310中的压力可在约0.1torr以及约760torr之间、烃前驱物气体的流速可在100标准立方公分(sccm)以及约10,000sccm之间。在其中形成石墨烯层428的工艺通过等离子体增强的例子中，变压器耦合式等离子体(tcp)具有约50w以及约1000w之间的功率。
[0069]
现参照图6、图10a以及图10b，方法300包含方块312，其选择性地沉积障壁层432于石墨烯层428的表面以外的表面上方。于一些实施例中，选择形成障壁层432的前驱物以及工艺使障壁层432选择性地沉积于上介电层420的表面上(包含沟槽424的侧壁)；且石墨烯层428的顶表面实质上无障壁层432。于此方面，因为障壁层432的前驱物对石墨烯层428具有低亲和力(即石墨烯层428排斥障壁层432的前驱物)，石墨烯层428用作为障壁层432的阻障层。于一些实施例中，障壁层432可以金属合金形成，像是钴钨合金(cow)、钴锰合金(comn)、铜铝合金(cual)、镍铝合金(nial)、其组合或其他适合的金属合金。在一些其他实施例中，障壁层432可以金属氮化物形成，像是氮化钽(tan)、氮化钛(tin)、氮化钴(con)、氮化镍(nin)、其组合或其他适合的金属氮化物。如此形成的障壁层432可阻碍氧扩散，且可使用ald、cvd或eld沉积且可形成为约以及约之间的厚度。催化金属层430在图10a所示的实施例中形成于接触通孔426以及石墨烯层428之间但是在图10b所示的实施例中则无。
[0070]
现参照图6、图11a及图11b，方法300可包含方块314，其沉积金属填充层434于沟槽424中(包含障壁层432上方)。于一些实施例中，金属填充层434可使用ald、cvd、pvd、化学镀或电镀或其他适合的技术沉积。于一些实施方式中，金属填充层434可以任何适合的导电材料形成，像是钨(w)、镍(ni)、铱(ir)、锇(os)、金(au)、钯(pd)、铂(pt)、银(ag)、钽(ta)、钛(ti)、铝(al)、铜(cu)、钴(co)、氮化钽(tan)、氮化钛(tin)、钌(ru)或其合金。于一些实施例中，可使工作件接受平坦化工艺(像是cmp工艺)以移除上介电层420顶表面上方过量的金属填充层434以及障壁层432以提供如图11a以及图11b所示的平坦化的顶表面。于此时点，形成导电部件436，且导电部件436为设置于meol接触结构400上方的beol互连结构500的一部分。
[0071]
参照图6，方法300可包含方块316，其执行进一步的工艺。于一些实施例中，进一步的工艺可包含用以形成其他beol互连结构于beol互连结构500上方的工艺。举例而言，此进一步的工艺可包含沉积另一cesl、沉积另一介电层、形成通孔开口、形成沟槽、沉积障壁层、
沉积衬垫以及沉积金属填充层。
[0072]
本文所公开的meol接触结构与beol互连结构提供数种优点。于一些实施例中，通过将石墨烯层直接形成于导电金属表面或催化金属层上以阻碍障壁材料的形成，障壁层可选择性形成于通孔开口以及沟槽的侧壁上方，同时石墨烯层仍无任何障壁层。相较于障壁层，于接触接口的石墨烯层的优越导电性可大幅降低接触电阻、减少rc延迟并改良装置性能。
[0073]
本公开提供许多不同的实施例。在一个实施例中，提供一种互连结构。互连结构包含于第一介电层中的第一接触部件、于第一介电层上方的第二介电层、于第一接触部件上方的第二接触部件、于第二介电层以及第二接触部件之间的障壁层以及设置于第二接触部件以及第一接触部件之间的碳层，碳层与第二接触部件接触。
[0074]
于一些实施例中，碳层包含石墨烯层。于一些实施方式中，障壁层包含钴钨合金、钴锰合金、铜铝合金、镍铝合金或其组合。于一些例子中，障壁层包含氮化钛、氮化钽、氮化钴、氮化钨、氮化钌或其组合。于一些例子中，互连结构进一步包含设置于碳层以及第一接触部件之间的催化金属层。于一些实施例中，催化金属层包含镍、钴、铜、钌、铂或金。于一些实施方式中，碳层以及第二接触部件之间的接口无障壁层。
[0075]
在另一实施例中，提供一种互连结构。互连结构包含于第一介电层中的第一接触部件、于第一介电层上方的第二介电层、于第一接触部件上方并被第二介电层环绕的接触通孔、于接触通孔上方并被第二介电层环绕的第二接触部件、于第二介电层以及第二接触部件之间的障壁层以及设置于接触通孔以及第二接触部件之间的石墨烯层，石墨烯层与第二接触部件接触。
[0076]
于一些实施例中，石墨烯层不延伸于第二介电层以及障壁层之间。于一些实施方式中，障壁层包含钴钨合金、钴锰合金、铜铝合金(cual)、镍铝合金(nial)或其组合。于一些例子中，障壁层包含氮化钛、氮化钽、氮化钴、氮化钨、氮化钌或其组合。于一些例子中，石墨烯层以及第二接触部件之间的接口无障壁层。于一些实施方式中，互连结构进一步包含设置于石墨烯层以及接触通孔之间的催化金属层。于一些实施例中，催化金属层包含镍、钴、铜、钌、铂或金。于一些实施例中，催化金属层在成分上与第二接触部件不同。
[0077]
在又另一实施例中，提供一种方法。方法包含形成第一接触部件于第一介电层中、形成通孔开口以及沟槽于第一介电层上方的第二介电层中以暴露通孔开口中的第一接触部件、形成石墨烯层于暴露的第一接触部件上方、选择性地形成障壁层，使障壁层设置于沟槽的侧壁上且石墨烯层的顶表面无障壁层、以及沉积金属填充层于通孔开口以及沟槽中。
[0078]
于一些实施例中，方法进一步包含在形成石墨烯层之前，沉积催化金属层。在此些实施例中，催化金属层包含镍、钴、铜、钌、铂或金。于一些实施方式中，方法进一步包含以自下而上的方式形成通孔插塞于通孔开口中。在此些实施方式中，选择性地形成障壁层包含形成障壁层于通孔插塞的顶表面上方。于一些实施例中，形成石墨烯层于暴露的第一接触部件上方包含形成石墨烯层于通孔插塞的顶表面上方。在一些例子中，方法进一步包含在形成石墨烯层于通孔插塞的顶表面上方之前，沉积催化金属层于通孔插塞的顶表面上。
[0079]
前文概述数个实施例的部件以使相关领域中技术人员可优选地理解本公开的实施方式。相关领域中技术人员应理解他们可轻易地使用本公开作为基础来设计或修改其他工艺以及结构以实现与本文介绍的实施例相同的目的及/或实现与本文介绍的实施例相同
的优点。相关领域中技术人员亦应明白这种等效构造不脱离本公开的构思和范围，且其可于此进行各种改变、替代、变更而不脱离本公开的构思和范围。