包括接合引线分支结构的半导体封装的制作方法

本公开的实施方式涉及半导体封装技术，更具体地，涉及包括接合引线分支结构(bondingwirebranchstructure)的半导体封装。

背景技术：

随着高性能电子系统的发展，对具有大容量和高密度的半导体封装的需求日益增加。已经集中大量努力以将多个半导体管芯(semiconductordie)嵌入一个半导体封装中。也就是说，可以通过增加垂直层叠在每个半导体封装中的半导体管芯的数量来实现高度集成的半导体封装。接合引线(bondingwire)广泛用于将层叠的半导体管芯彼此电连接或者将层叠的半导体管芯电连接到封装基板。随着垂直层叠在每个半导体封装中的半导体管芯的数量增加，接合引线的长度也可能增加。增加接合引线的长度可能导致通过接合引线传输的数据信号的电特性的劣化。

技术实现要素：

根据一个实施方式，一种半导体封装可以包括封装基板、管芯叠层和接口芯片。管芯叠层可以包括层叠在封装基板上的第一子叠层部分和设置在第一子叠层部分和封装基板之间的第二子叠层部分。第一子叠层部分和第二子叠层部分中的每一个可以包括多个半导体管芯，并且多个半导体管芯中的每一个可以包括第一信号管芯焊盘、插入管芯焊盘和第二信号管芯焊盘。接口芯片设置在封装基板上以与管芯叠层间隔开。被包括在第一子叠层部分中的第一信号管芯焊盘通过第一信号引线彼此连接。第一信号延伸引线从第一信号引线延伸以将第一信号引线连接到接口芯片。被包括在第一子叠层部分中的第二信号管芯焊盘通过第二信号引线彼此连接。第二信号延伸引线从第二信号引线延伸以将第二信号引线连接到接口芯片。插入引线将被包括在第一子叠层部分和第二子叠层部分中的插入管芯焊盘彼此连接，并且延伸以将被包括在第一子叠层部分和第二子叠层部分中的插入管芯焊盘电连接到接口芯片。屏蔽引线从插入引线分支并且位于第一信号延伸引线和第二信号延伸引线之间。

根据另一实施方式，一种半导体封装可以包括封装基板、管芯叠层和接口芯片。管芯叠层被配置成包括层叠在封装基板上的第一子叠层部分和设置在第一子叠层部分和封装基板之间的第二子叠层部分。第一子叠层部分和第二子叠层部分中的每一个可以包括多个半导体管芯，并且多个半导体管芯中的每一个可以包括第一信号管芯焊盘、插入管芯焊盘和第二信号管芯焊盘。接口芯片设置在封装基板上以与管芯叠层间隔开，并且被配置成包括第一列芯片焊盘和第二列芯片焊盘。第一列芯片焊盘可以包括第一信号芯片焊盘、屏蔽芯片焊盘和第二信号芯片焊盘，并且第二列芯片焊盘可以包括第三信号芯片焊盘、插入芯片焊盘和第四信号芯片焊盘。被包括在第一子叠层部分中的第一信号管芯焊盘通过第一信号引线彼此连接。第一信号延伸引线从第一信号引线延伸以将第一信号引线连接到第一信号芯片焊盘。被包括在第一子叠层部分中的第二信号管芯焊盘通过第二信号引线彼此连接。第二信号延伸引线从第二信号引线延伸，以将第二信号引线连接到第二信号芯片焊盘。被包括在第一子叠层部分和第二子叠层部分中的插入管芯焊盘通过插入引线彼此连接，并且插入引线将被包括在第一子叠层部分和第二子叠层部分中的插入管芯焊盘电连接到插入芯片焊盘。被包括在第二子叠层部分中的第一信号管芯焊盘通过第三信号引线彼此连接，并且第三信号引线延伸以将被包括在第二子叠层部分中的第一信号管芯焊盘电连接到第三信号芯片焊盘。被包括在第二子叠层部分中的第二信号管芯焊盘通过第四信号引线彼此连接，并且第四信号引线延伸以将被包括在第二子叠层部分中的第二信号管芯焊盘电连接到第四信号芯片焊盘。屏蔽引线从插入引线分支并且位于第一信号延伸引线和第二信号延伸引线之间。

根据又一实施方式，一种半导体封装可以包括封装基板、管芯叠层和接口芯片。管芯叠层被配置成包括层叠在封装基板上的半导体管芯。每一个半导体管芯可以包括管芯焊盘。接口芯片设置在封装基板上以与管芯叠层间隔开，并且被配置成包括第一芯片焊盘和第二芯片焊盘。半导体管芯的管芯焊盘通过第一接合引线彼此连接，并且第一接合引线延伸以将管芯焊盘电连接到接口芯片的第一芯片焊盘。第二接合引线从第一接合引线分支并且连接到接口芯片的第二芯片焊盘。第一接合引线可以包括第一子引线和第二子引线。第一子引线可以包括第一球部，其接合到位于第二接合引线从第一接合引线分支的位置处的管芯焊盘。第二子引线可以包括结合部，其垂直地接合到第一球部上。第二接合引线可以包括第二球部，其垂直地接合到结合部上。

附图说明

图1和图2分别是示出根据一个实施方式的半导体封装的平面图和截面图。

图3是示出图1所示的半导体封装的接合引线结构的平面图。

图4是沿图3所示的信号延伸引线的延伸方向截取的截面图。

图5是沿图3所示的屏蔽引线的延伸方向截取的截面图。

图6是示出图3的屏蔽引线的平面图。

图7是示出在图3的分支位置“a”处的引线的接合结构的截面图。

图8是示出根据另一实施方式的半导体封装的截面图。

图9是示出根据又一实施方式的半导体封装的截面图。

图10是示出采用包括根据实施方式的半导体封装中的至少一个的存储卡的电子系统的框图。

图11是示出包括根据实施方式的半导体封装中的至少一个的另一电子系统的框图。

具体实施方式

本文使用的术语可以对应于考虑到它们在实施方式中的功能而选择的词语，并且根据实施方式所属领域的普通技术人员，可以不同地解释术语的含义。如果进行了详细定义，则可以根据定义来解释术语。除非另有定义，否则本文使用的术语(包括技术和科学术语)具有与实施方案所属领域的普通技术人员通常理解的含义相同的含义。

应当理解，尽管本文可能使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于区分一个元件与另一元件，而不用于仅定义元件本身或表示特定的顺序。

还应当理解，当一个元件或层被称为在另一元件或层“上”、“上方”、“下”、“下方”、“外部”时，该元件或层可以与该另一元件或层直接接触，或者可以存在中间元件或层。用于描述元件或层之间的关系的其它词语应以类似的方式解释(例如，“之间”与“直接在……之间”或“相邻”与“直接相邻”)。

可能按照图中所示而使用空间相对术语(例如，“下面”、“下方”、“下”、“上方”、“上”、“顶部”、“底部”等)来描述一个元件和/或特征与另一元件和/或特征的关系。应当理解，除图中描绘的定向之外，空间相对术语还旨在涵盖在使用和/或操作中的装置的不同定向。例如，当图中的装置翻转时，被描述为位于其它元件或特征下面和/或下方的元件将会定向为在其它元件或特征上方。装置可以以其它方式定向(旋转90度或处于其它定向)，并且本文使用的空间相对描述词应相应地进行解释。

半导体封装可以包括诸如半导体芯片或半导体管芯的电子器件。半导体芯片或半导体管芯可以通过使用管芯切割工艺将诸如晶片的半导体基板分离成多片来获得。半导体芯片可以对应于存储器芯片、逻辑芯片或专用集成电路(asic)芯片。存储器芯片可以包括集成在半导体基板上的动态随机存取存储器(dram)电路、静态随机存取存储器(sram)电路、nand型闪存存储器电路、nor型闪存存储器电路、磁性随机存取存储器(mram)电路、电阻式随机存取存储器(reram)电路、铁电随机存取存储器(feram)电路或相变随机存取存储器(pcram)电路。半导体封装可以用于通信系统，例如移动电话、与生物技术或医疗保健相关联的电子系统或者可穿戴电子系统。半导体封装可以应用于物联网(iot)。

在整个说明书中，相同的附图标记表示相同的元件。即使参照一幅附图没有提及或描述某一附图标记，但也可以参照另一附图而提及或描述该附图标记。此外，即使一幅附图中未示出某一附图标记，但也可以参照另一附图而提及或描述该附图标记。

图1和图2分别是示出根据一个实施方式的半导体封装10的平面图和截面图。

参照图1和图2，半导体封装10可以被配置成包括封装基板100、管芯叠层200s和接口芯片300。可以将封装基板100设置为其上设置半导体管芯200和接口芯片300的基底构件。封装基板100可以被配置成包括多个金属化层和多个电介质层。可以将封装基板100设置为用于将半导体封装10电连接到电子系统的连接构件。可以通过使用印刷电路板(pcb)来实现封装基板100。

多个半导体管芯200可以顺序地层叠在封装基板100上，以构成管芯叠层200s。管芯叠层200s可以包括对应于管芯叠层200s的上部的第一子叠层部分200u和对应于管芯叠层200s的下部的第二子叠层部分200l。例如，当构成管芯叠层200s的半导体管芯200的数量为“8”时，半导体管芯200中的四个可以构成第一子叠层部分200u，并且半导体管芯200中的其它四个可以构成设置在第一子叠层部分200u之下的第二子叠层部分200l。

半导体管芯200可以具有基本相同的配置和功能。每一个半导体管芯200可以是包括在硅基板上实现的集成电路的管芯。每一个半导体管芯200可以是存储器管芯，例如闪存存储器管芯。

半导体管芯200可以顺序地层叠以在一个方向上偏移，从而提供阶梯结构。每一个半导体管芯200可以包括充当连接端子的多个管芯焊盘210。半导体管芯200可以层叠为横向偏移，从而露出半导体管芯200的管芯焊盘210。接合引线可以接合到露出的管芯焊盘210。

在每一个半导体管芯200中，管芯焊盘210可以包括第一信号管芯焊盘211、第一插入管芯焊盘(interposediepad)212、第二信号管芯焊盘213、第二插入管芯焊盘214和第三信号管芯焊盘215。可以将第一信号管芯焊盘211、第二信号管芯焊盘213和第三信号管芯焊盘215设置为传输数据信号的信号端子。

在一个实施方式中，可以将第一插入管芯焊盘212和第二插入管芯焊盘214设置为用于向半导体管芯200施加电源电压的电源端子。在另一实施方式中，可以将第一插入管芯焊盘212和第二插入管芯焊盘214设置为用于向半导体管芯200提供接地电压的接地端子。另选地，可以将第一插入管芯焊盘212设置为用于向半导体管芯200施加电源电压的电源端子，并且可以将第二插入管芯焊盘214设置为用于向半导体管芯200提供接地电压的接地端子。

在每一个半导体管芯200中，管芯焊盘210可以顺序地排布成一列。在每一个半导体管芯200中，第一信号管芯焊盘211、第一插入管芯焊盘212、第二信号管芯焊盘213、第二插入管芯焊盘214和第三信号管芯焊盘215可以顺序地排布成一列。第一插入管芯焊盘212可以设置在第一信号管芯焊盘211和第二信号管芯焊盘213之间。第二插入管芯焊盘214可以设置在第二信号管芯焊盘213和第三信号管芯焊盘215之间。

当从平面图观察时，半导体管芯200的管芯焊盘210可以排布成与半导体管芯200偏移的方向平行的多个行。例如，多个半导体管芯200的第一信号管芯焊盘211可以在平面图中排布成一行。类似地，多个半导体管芯200的第一插入管芯焊盘212也可以在平面图中排布成一行。

再次参照图1和图2，接口芯片300可以设置在封装基板100上，以与管芯叠层200s横向间隔开。接口芯片300可以包括设置在其顶面300t上的芯片焊盘310、320和330。接口芯片300可以具有第一边缘301和第二边缘302，顶面300t可以被设置为第一边缘301和第二边缘302之间的表面。第一边缘301和管芯叠层200s之间的距离可以小于第二边缘302和管芯叠层200s之间的距离。第一边缘301可以面向管芯叠层200s，并且第二边缘302可以是接口芯片300的与管芯叠层200s相对的边缘。

芯片焊盘310可以在接口芯片300的顶面300t上排布成第一列，芯片焊盘320可以在接口芯片300的顶面300t上排布成第二列，并且芯片焊盘330可以在接口芯片300的顶面300t上排布成第三列。排布成第一列的芯片焊盘310可以设置在第一边缘301和第二边缘302之间。排布成第二列的芯片焊盘320可以设置在第一边缘301和排布有芯片焊盘310的第一列之间。排布成第三列的芯片焊盘330可以设置在第二边缘302和排布有芯片焊盘310的第一列之间。第一边缘301和排布有芯片焊盘320的第二列之间的距离可以小于第一边缘301和排布有芯片焊盘310的第一列之间的距离，并且芯片焊盘320可以在平行于第一边缘301的延伸方向的方向上排布。第二边缘302和排布有芯片焊盘330的第三列之间的距离可以小于第二边缘302和排布有芯片焊盘310的第一列之间的距离，并且芯片焊盘330可以在平行于第二边缘302的延伸方向的方向上排布。

排布成第一列的芯片焊盘310可以包括顺序地排布在第一列中的第一信号芯片焊盘311、第一屏蔽芯片焊盘312、第二信号芯片焊盘313、第二屏蔽芯片焊盘314和第五信号芯片焊盘315。第一屏蔽芯片焊盘312可以设置在第一信号芯片焊盘311和第二信号芯片焊盘313之间。可以将第一信号芯片焊盘311设置为对应于被包括在第一子叠层部分200u中的半导体管芯200的第一信号管芯焊盘211的芯片焊盘，并且可以将第一屏蔽芯片焊盘312设置为对应于被包括在第一子叠层部分200u中的半导体管芯200的第一插入管芯焊盘212的芯片焊盘。可以将第二信号芯片焊盘313设置为对应于被包括在第一子叠层部分200u中的半导体管芯200的第二信号管芯焊盘213的芯片焊盘，并且可以将第五信号芯片焊盘315设置为对应于被包括在第一子叠层部分200u中的半导体管芯200的第三信号管芯焊盘215的芯片焊盘。

排布成第二列的芯片焊盘320可以包括顺序地排布在第二列中的第三信号芯片焊盘321、第一插入芯片焊盘322、第四信号芯片焊盘323、第二插入芯片焊盘324和第六信号芯片焊盘325。第一插入芯片焊盘322可以设置在第三信号芯片焊盘321和第四信号芯片焊盘323之间。可以将第三信号芯片焊盘321设置为对应于被包括在第二子叠层部分200l中的半导体管芯200的第一信号管芯焊盘211的芯片焊盘，并且可以将第一插入芯片焊盘322设置为对应于半导体管芯200的第一插入管芯焊盘212的芯片焊盘。可以将第四信号芯片焊盘323设置为对应于被包括在第二子叠层部分200l中的半导体管芯200的第二信号管芯焊盘213的芯片焊盘，并且可以将第六信号芯片焊盘325设置为对应于被包括在第二子叠层部分200l中的半导体管芯200的第三信号管芯焊盘215的芯片焊盘。第二插入芯片焊盘324可以设置在第四信号芯片焊盘323和第六信号芯片焊盘325之间。可以将第二插入芯片焊盘324设置为对应于半导体管芯200的第二插入管芯焊盘214的芯片焊盘。

仍然参照图1和图2，封装基板100可以包括设置在管芯叠层200s和接口芯片300之间的第一接合指(bondfinger)110。第一接合指110可以设置为对应于半导体管芯200的管芯焊盘210。第一接合指110的信号接合指111可以设置为对应于半导体管芯200的第一信号管芯焊盘211，并且第一接合指110的插入接合指112可以设置为与信号接合指111间隔开。封装基板100还可以包括设置为与接口芯片300的第二边缘302相邻的第二接合指120。接口芯片300可以设置在排布有第一接合指110的列和排布有第二接合指120的列之间。

图3是示出图1所示的半导体封装10的接合引线结构的平面图。图4是沿图3所示的接合引线结构的第一信号延伸引线410e的延伸方向截取的截面图。图5是沿图3所示的接合引线结构的第一屏蔽引线430e的延伸方向截取的截面图。

参照图3，半导体封装10可以包括用于将管芯叠层200s连接到接口芯片300以及用于将接口芯片300连接到封装基板100的接合引线结构。接合引线结构可以包括第一信号引线410、第一信号延伸引线410e、第二信号引线420、第二信号延伸引线420e、第一插入引线430、第二插入引线450、第一屏蔽引线430e和第二屏蔽引线450e。接合引线结构还可以包括第三信号引线410-1、第四信号引线420-1、第五信号引线440、第五信号延伸引线440e、第六信号引线440-1和芯片接合引线460。该接合引线结构可以使用引线接合工艺形成。

参照图3和图4，第一信号引线410可以被形成为将被包括在第一子叠层部分200u中的第一信号管芯焊盘211彼此连接。第一信号引线410可以被形成为仅将被包括在第一子叠层部分200u中的半导体管芯200彼此连接。第一信号引线410可以与被包括在第二子叠层部分200l中的半导体管芯200电断开。

第一信号延伸引线410e可以被形成为将第一信号引线410连接到接口芯片300。第一信号延伸引线410e可以被形成为从第一信号引线410延伸，并且可以接合到接口芯片300的第一信号芯片焊盘311。第一信号延伸引线410e可以与封装基板100断开，并且可以延伸为与封装基板100间隔开。第一信号延伸引线410e可以延伸为直接连接到接口芯片300而不连接到封装基板100。

第三信号引线410-1可以被形成为将被包括在第二子叠层部分200l中的第一信号管芯焊盘211彼此连接，并且可以延伸为将被包括在第二子叠层部分200l中的第一信号管芯焊盘211电连接到接口芯片300的第三信号芯片焊盘321。第三信号引线410-1可以接合到信号接合指111，并且还可以延伸为将信号接合指111连接到接口芯片300。第三信号引线410-1可以通过封装基板100的信号接合指111连接到接口芯片300。

第三信号引线410-1可以与被包括在第一子叠层部分200u中的半导体管芯200断开，并且可以仅将被包括在第二子叠层部分200l中的半导体管芯200连接到接口芯片300。第一信号引线410和第一信号延伸引线410e可以与被包括在第二子叠层部分200l中的半导体管芯200断开，并且可以仅将被包括在第一子叠层部分200u中的半导体管芯200电连接到接口芯片300的第一信号芯片焊盘311。第三信号引线410-1可以提供第二信号路径，其独立于并且不同于由第一信号引线410和第一信号延伸引线410e组成的第一信号路径。

通过彼此独立的第一信号路径和第二信号路径，第一子叠层部分200u和第二子叠层部分200l可以独立地与接口芯片300通信。接口芯片300可以通过第一信号路径和第二信号路径单独控制第一子叠层部分200u和第二子叠层部分200l。接口芯片300可以分别控制第一子叠层部分200u和第二子叠层部分200l，而不同时控制管芯叠层200s中所包括的所有八个半导体管芯200。因此，被包括在第一子叠层部分200u中的第一组半导体管芯200和被包括在第二子叠层部分200l中的第二组半导体管芯200可以独立操作以提高半导体封装10的操作速度。接口芯片300可以是用于控制被包括在管芯叠层200s中的半导体管芯200的控制芯片，或者是用于缓冲被包括在管芯叠层200s中的半导体管芯200的操作的缓冲芯片(bufferchip)。

再次参照图3，第二信号引线420可以被形成为将被包括在第一子叠层部分200u中的第二信号管芯焊盘213彼此连接。第二信号引线420可以被形成为仅将被包括在第一子叠层部分200u中的半导体管芯200彼此连接。

第二信号延伸引线420e可以被形成为将第二信号引线420连接到接口芯片300。第二信号延伸引线420e可以被形成为从第二信号引线420延伸，并且可以接合到接口芯片300的第二信号芯片焊盘313。第二信号延伸引线420e可以与封装基板100断开，并且可以延伸为与封装基板100间隔开。第二信号延伸引线420e可以延伸为直接连接到接口芯片300而不连接到封装基板100。

第四信号引线420-1可以被形成为将被包括在第二子叠层部分200l中的第二信号管芯焊盘213彼此连接，并且可以延伸为将被包括在第二子叠层部分200l中的第二信号管芯焊盘213电连接到接口芯片300的第四信号芯片焊盘323。第四信号引线420-1可以接合到一个第一接合指110，并且还可以延伸为将该一个第一接合指110连接到接口芯片300。第四信号引线420-1可以通过封装基板100的第一接合指110中的一个而连接到接口芯片300。

再次参照图3，第五信号引线440可以被形成为将被包括在第一子叠层部分200u中的第三信号管芯焊盘215彼此连接。第五信号延伸引线440e可以被形成为从第五信号引线440延伸，并且可以接合到接口芯片300的第五信号芯片焊盘315。第五信号延伸引线440e可以延伸为与第一信号延伸引线410e和第二信号延伸引线420e平行。第六信号引线440-1可以被形成为将被包括在第二子叠层部分200l中的第三信号管芯焊盘215彼此连接，并且可以延伸为将被包括在第二子叠层部分200l中的第三信号管芯焊盘215电连接到接口芯片300的第六信号芯片焊盘325。

参照图3和图5，第一插入引线430可以将被包括在第一子叠层部分200u和第二子叠层部分200l中的第一插入管芯焊盘212彼此连接，并且还可以延伸为将被包括在第一子叠层部分200u和第二子叠层部分200l中的第一插入管芯焊盘212电连接到接口芯片300的第一插入芯片焊盘322。第一插入引线430可以接合到封装基板100的插入接合指112，并且还可以延伸为将插入接合指112连接到接口芯片300的第一插入芯片焊盘322。第一插入引线430可以通过封装基板100的一个插入接合指112而连接到接口芯片300。

第一插入引线430可以用作电源引线，其用于向被包括在第一子叠层部分200u和第二子叠层部分200l中的半导体管芯200提供电源电压。另选地，第一插入引线430可以用作接地引线，其用于向被包括在第一子叠层部分200u和第二子叠层部分200l中的半导体管芯200提供接地电压。

第一屏蔽引线430e可以在分支位置“a”处从第一插入引线430分支。第一屏蔽引线430e可以从第一插入引线430分支，并且可以延伸为连接到接口芯片300的第一屏蔽芯片焊盘312。第一屏蔽引线430e可以延伸为位于第一信号延伸引线410e和第二信号延伸引线420e之间。第一屏蔽引线430e可以被形成为在基本平行于第一信号延伸引线410e和第二信号延伸引线420e的方向上延伸。在一个实施方式中，第一屏蔽引线430e可以被形成为在第一信号延伸引线410e和第二信号延伸引线420e之间的方向上延伸，以减轻第一信号延伸引线410e和第二信号延伸引线420e之间的电磁干扰。在一个实施方式中，第一屏蔽引线430e可以被配置成在第一信号延伸引线410e和第二信号延伸引线420e之间的方向上延伸，以屏蔽第一信号延伸引线410e和第二信号延伸引线420e之间的电磁干扰。在一个实施方式中，第一屏蔽引线430e可以被形成为在第一信号延伸引线410e和第二信号延伸引线420e之间的方向上延伸，并且沿与第一信号延伸引线410e和第二信号延伸引线420e中的至少一个的轮廓相同的轮廓延伸。第一屏蔽引线430e可以与封装基板100断开，并且可以延伸为与封装基板100间隔开。第一屏蔽引线430e可以延伸为直接连接到接口芯片300而不连接到封装基板100。

再次参照图3，第二插入引线450可以将被包括在第一子叠层部分200u和第二子叠层部分200l中的第二插入管芯焊盘214彼此连接，并且还可以延伸为将被包括在第一子叠层部分200u和第二子叠层部分200l中的第二插入管芯焊盘214电连接到接口芯片300的第二插入芯片焊盘324。第二插入引线450可以用作另一电源引线，其用于向被包括在第一子叠层部分200u和第二子叠层部分200l中的半导体管芯200提供电源电压。另选地，第二插入引线450可以用作另一接地引线，其用于向被包括在第一子叠层部分200u和第二子叠层部分200l中的半导体管芯200提供接地电压。在一些实施方式中，第二插入引线450可以用作接地引线，并且第一插入引线430可以用作电源引线。

第二屏蔽引线450e可以从第二插入引线450分支，并且可以延伸为连接到接口芯片300的第二屏蔽芯片焊盘314。第二屏蔽引线450e可以延伸为位于第二信号延伸引线420e和第五信号延伸引线440e之间。第二屏蔽引线450e可以被形成为在基本平行于第二信号延伸引线420e和第五信号延伸引线440e的方向上延伸。

图6是示出被包括在图3的接合引线结构中的信号延伸引线410e、420e和440e以及屏蔽引线430e和450e的平面图。为了易于和便于解释，在图6中将省略与信号延伸引线410e、420e和440e以及屏蔽引线430e和450e的布置不太相关的一些元件。

参照图3和图6，第一屏蔽引线430e可以设置在第一信号延伸引线410e和第二信号延伸引线420e之间，并且第二屏蔽引线450e可以设置在第二信号延伸引线420e和第五信号延伸引线440e之间。第一屏蔽引线430e可以用作屏蔽第一信号延伸引线410e和第二信号延伸引线420e之间的电磁干扰的屏蔽构件。第一屏蔽引线430e可以抑制或减少第一信号延伸引线410e和第二信号延伸引线420e之间的信号噪声。当在第一子叠层部分200u和接口芯片300之间传输信号时，第一屏蔽引线430e可以提供用于降低信号噪声的解决方案。

第二屏蔽引线450e可以用作用于屏蔽第二信号延伸引线420e和第五信号延伸引线440e之间的电磁干扰的屏蔽构件。

再次参照图3，接口芯片300可以包括电连接到管芯叠层200s的第一列芯片焊盘310和第二列芯片焊盘320，并且还可以包括第三列芯片焊盘330。可以接合芯片接合引线460以将第三列芯片焊盘330连接到封装基板100的第二接合指120。芯片接合引线460可以是用于将接口芯片300电连接到封装基板100的连接构件。

如上所述，因为诸如芯片焊盘310、320和330的芯片焊盘排布成多列，所以可以在芯片焊盘之间提供足够的空间。因此，可以防止不期望发生的连接到芯片焊盘的接合引线的彼此交叉或接触。

图7是示出在图3的分支位置“a”处的引线的结合结构的截面图。

参照图3和图7，第一插入引线430可以被配置成包括连接到位于分支位置“a”处的半导体管芯200a(对应于一个半导体管芯200)的第一插入管芯焊盘212a(对应于一个第一插入管芯焊盘212)的第一子引线430l和接合到第一子引线430l的第二子引线430u。首先，第一子引线430l的第一球部430l-b可以接合到第一插入管芯焊盘212a。在第一球部430l-b接合到第一插入管芯焊盘212a之后，第一子引线430l可以延伸为连接到位于半导体管芯200a之下的另一半导体管芯200。

位于分支位置“a”处的半导体管芯200a可以是被包括在第一子叠层部分200u中的半导体管芯200当中的最低管芯。在最低半导体管芯200a上，第一信号延伸引线410e和第二信号延伸引线420e可以分别从第一信号引线410和第二信号引线420延伸。第一屏蔽引线430e也可以从最低半导体管芯200a分支。第一屏蔽引线430e可以从第一子叠层部分200u的最低半导体管芯200a上的第一插入引线430分支。因此，第一屏蔽引线430e可以被定位成基本上平行于第一信号延伸引线410e和第二信号延伸引线420e，从而最大化对第一信号延伸引线410e和第二信号延伸引线420e之间的电磁干扰的屏蔽效果。

这样，在使用第一引线接合工艺形成第一子引线430l之后，可以使用第二引线接合工艺将第二子引线430u接合到第一球部430l-b。在将对应于第二子引线430u的端部的球部(未示出)接合到被设置在最低半导体管芯200a上的半导体管芯200并且延伸第二子引线430u之后，可以将第二子引线430u的结合部(stitchportion)430u-s接合到第一子引线430l的第一球部430l-b以形成第二子引线430u。因此，垂直接合结构可以被实现为包括顺序地并且垂直地层叠的(第一子引线430l的)第一球部430l-b和(第二子引线430u的)结合部430u-s。

可以通过引线接合工艺形成接合引线，使得接合引线的一端具有球状球部，并且接合引线的另一端具有板状结合部。因为第一子引线430l的第一球部430l-b具有球状形状，所以将第二子引线430u的结合部430u-s(其具有板状形状)垂直地接合到第一球部430l-b可以比将第二子引线430u的球部(未示出)接合到第一球部430l-b在结构上更稳定。

可以使用第三引线接合工艺将第一屏蔽引线430e的第二球部430e-b接合到第二子引线430u的结合部430u-s。因此，第一子引线430l的第一球部430l-b、第二子引线430u的结合部430u-s和第一屏蔽引线430e的第二球部430e-b可以顺序地并且垂直地层叠在第一插入管芯焊盘212a上，以形成接合引线分支结构。

图8是示出根据另一实施方式的半导体封装11的截面图。

参照图8，半导体封装11可以被配置成包括封装基板1100和层叠在封装基板1100上的管芯叠层1200s。可以通过顺序地层叠多个半导体管芯1200来提供管芯叠层1200s。接口芯片1300可以设置在封装基板1100上，以与管芯叠层1200s间隔开。第一接合引线1430可以被形成为将设置在多个半导体管芯1200上的管芯焊盘1210彼此连接，并且可以延伸为将管芯焊盘1210电连接到接口芯片1300的第一芯片焊盘1322。第一接合引线1430可以具有与图5所示的第一插入引线430基本相同的配置。接口芯片1300的第一芯片焊盘1322可以表示图5所示的第一插入芯片焊盘322。

第二接合引线1430e可以从第一接合引线1430分支，并且可以连接到接口芯片1300的第二芯片焊盘1312。接口芯片1300的第二芯片焊盘1312可以表示图3所示的第一屏蔽芯片焊盘312。第一接合引线1430可以表示图5所示的第一插入引线430，并且第二接合引线1430e可以表示图5所示的第一屏蔽引线430e。因此，第二接合引线1430e从第一接合引线1430分支的结构可以与图5所示的分支位置“a”处的引线接合结构相同。可以如参照图7所述地通过将第二子引线430u的结合部430u-s垂直地接合到第一子引线430l的第一球部430l-b并且通过将第一屏蔽引线430e的第二球部430e-b垂直地接合到第二子引线430u的结合部430u-s来形成第二接合引线1430e从第一接合引线1430分支的结构。

图9是示出根据又一实施方式的半导体封装20的截面图。

参照图9，半导体封装20可以被配置成包括封装基板2100、第一管芯叠层2200s-1、第二管芯叠层2200s-2、第一接口芯片2300-1和第二接口芯片2300-2。第一管芯叠层2200s-1可以具有与参照图1至图5描述的管芯叠层200s基本相同的配置。第一接口芯片2300-1可以具有与参照图1至图5描述的接口芯片300基本相同的配置。第二管芯叠层2200s-2也可以具有与参照图1至图5描述的管芯叠层200s基本相同的配置。第二接口芯片2300-2也可以具有与参照图1至图5描述的接口芯片300基本相同的配置。

第一管芯叠层2200s-1可以通过接合引线连接到第一接口芯片2300-1，并且第二管芯叠层2200s-2可以通过其它接合引线连接到第二接口芯片2300-2。第二管芯叠层2200s-2可以层叠在第一管芯叠层2200s-1上。支撑件2190可以设置在封装基板2100和第二管芯叠层2200s-2的一部分之间，以支撑第二管芯叠层2200s-2。

可以提供与图3所示的接合引线结构具有基本相同的配置的接合引线结构，以将第一管芯叠层2200s-1电连接到第一接口芯片2300-1。可以提供第一插入引线2430-1以将第一管芯叠层2200s-1连接到第一接口芯片2300-1，并且第一屏蔽引线2430e-1可以从第一插入引线2430-1分支以连接到第一接口芯片2300-1。

可以提供与图3所示的接合引线结构具有基本相同的配置的接合引线结构，以将第二管芯叠层2200s-2电连接到第二接口芯片2300-2。可以提供第二插入引线2430-2以将第二管芯叠层2200s-2连接到第二接口芯片2300-2，并且第二屏蔽引线2430e-2可以从第二插入引线2430-2分支以连接到第二接口芯片2300-2。

第一接口芯片2300-1和第二接口芯片2300-2可以通过上述接合引线结构而独立地与第一管芯叠层2200s-1和第二管芯叠层2200s-2通信。当第一管芯叠层2200s-1与第一接口芯片2300-1通信时，第二管芯叠层2200s-2可以与第二接口芯片2300-2通信。因此，可以提高半导体封装20的操作速度。

图10是示出采用包括根据实施方式的半导体封装中的至少一个的存储卡7800的电子系统的框图。存储卡7800包括诸如非易失性存储器装置的存储器7810和存储器控制器7820。存储器7810和存储器控制器7820可以存储数据或读出存储的数据。存储器7810和存储器控制器7820中的至少一个可以包括根据实施方式的半导体封装中的至少一个。

存储器7810可以包括应用了本公开实施方式的技术的非易失性存储器装置。存储器控制器7820可以控制存储器7810，从而响应于来自主机7830的读出/写入请求而读出存储的数据或者存储数据。

图11是示出包括根据实施方式的层叠封装中的至少一个的电子系统8710的框图。电子系统8710可以包括控制器8711、输入/输出单元8712和存储器8713。控制器8711、输入/输出单元8712和存储器8713可以通过提供数据移动的路径的总线8715而彼此联接。

在一个实施方式中，控制器8711可以包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够与这些组件执行相同功能的逻辑器件。根据本公开的实施方式，控制器8711或存储器8713可以包括层叠封装中的至少一个。输入/输出单元8712可以包括从小键盘、键盘、显示装置、触摸屏等中选择的至少一个。存储器8713是用于存储数据的装置。存储器8713可以存储数据和/或将由控制器8711执行的命令等。

存储器8713可以包括诸如dram的易失性存储器装置和/或诸如闪存存储器的非易失性存储器装置。例如，闪存存储器可以安装到诸如移动终端或台式计算机的信息处理系统。闪存存储器可以构成固态盘(ssd)。在这种情况下，电子系统8710可以在闪存存储器系统中稳定地存储大量数据。

电子系统8710还可以包括接口8714，其被配置成向通信网络发送数据和从通信网络接收数据。接口8714可以是有线或无线类型的。例如，接口8714可以包括天线或有线收发机或无线收发机。

电子系统8710可以实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(pda)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任何一种。

如果电子系统8710是能够执行无线通信的设备，则电子系统8710可以用于使用码分多址(cdma)、全球移动通信系统(gsm)、北美数字蜂窝(nadc)、增强型时分多址(e-tdma)、宽带码分多址(wcdma)、cdma2000、长期演进(lte)或无线宽带互联网(wibro)技术的通信系统中。

已经结合如上所述的一些实施方式公开了构思。本领域技术人员应当理解，在不脱离本公开的范围和精神的情况下，可以进行各种修改、添加和替换。因此，本说明书中公开的实施方式应当被认为不是限制性的而是例示性的。构思的范围不限于以上描述，而是由所附权利要求限定，并且等同范围内的所有不同特征都应解释为被包括在构思中。

相关申请的交叉引用

本申请要求2020年1月10日提交的韩国专利申请no.10-2020-0003928的优先权，其全部内容通过引用并入本文。