CMOS图像传感器的制作方法

本申请涉及半导体集成电路制造技术领域，具体涉及一种cmos图像传感器。

背景技术：

目前cmos(complementarymetaloxidesemiconductor，互补金属氧化物半导体)图像传感器，在摄像头等领域得到了广泛的应用。为了获得更佳的拍摄效果，对于cmos图像传感器的性能要求也越来越高。cmos图像传感器包括若干呈阵列排布的像素单元,通过像素单元实现光电转换。

白色像素(whitepixel，wp)是评价cmos图像传感器性能的关键参数之一。理论上，cmos图像传感器不受光不会产生光电流，但在cmos图像传感器的生产制造过程中，由于受到原材料变化、工艺波动、杂质离子污染等各种因素的影响，使得即使没有光线照射像素单元，该像素单元自身也会产生电荷，且电荷不断增多并聚集在一起从而形成暗电流。当一个像素单元的暗电流超过其通过光电转换产生的光电流后，该像素单位即为白色像素单元。

而白色像素单元，会对cmos图像传感器的成像产生不良影响。

技术实现要素：

本申请提供了一种cmos图像传感器，可以改善相关技术中白色像素的问题。

本申请提供一种cmos图像传感器，所述cmos图像传感器包括：

像素区，所述像素区包括光电二极管，所述光电二极管上覆盖有金属硅化物阻挡层，所述金属硅化物阻挡层包括富硅氧化物；所述光电二极管的源漏区的表层形成耗尽层，所述耗尽层与所述金属硅化物阻挡层接触。

可选的，所述像素区包括若干光电二极管，若干所述光电二极管呈阵列式排布。

可选的，所述光电二极管的源漏区包括第一导电类型掺杂区，所述第一导电类型掺杂区的周围形成第二导电类型掺杂区，位于所述第一导电类型掺杂区上表面的第二导电类型掺杂区为所述耗尽层。

可选的，通过向所述第一导电类型掺杂区的上表面注入第二导电类型杂质离子，所述第二导电类型杂质离子中和所述第一导电类型掺杂区的表层后，形成所述耗尽层。

可选的，所述耗尽层的厚度为200a至300a。

可选的，所述cmos图像传感器还包括：

逻辑区，所述逻辑区包括第一导电类型器件和第二导电类型器件，所述第一导电类型器件和第二导电类型器件之间间隔有隔离沟槽。

可选的，所述逻辑区上形成有金属硅化物阻挡层，所述金属硅化物阻挡层包括富硅氧化物。

可选的，所述逻辑区的金属硅化物阻挡层上刻蚀形成金属硅化物图案，在所述金属硅化物图案处沉积形成金属硅化物层。

本申请技术方案，至少包括如下优点：本申请提供的技术方案，能够缓解因杂质离子过量而引起的白色像素问题，同时该金属硅化物阻挡层能够有效地防止外部金属离子进入该像素区，防止因金属离子进入像素区而引起的白色像素问题。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例提供的cmos图像传感器的剖视结构；

图2示出了图1源漏区的放大结构示意图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本申请中所述的第一导电类型和第二导电类型相反，在本实施例中第一导电类型为n型，第二导电类型为p型。在本申请的其他实施例中，第一导电类型还可以为p型，第二导电类型为n型。其中n型指的是掺入杂质离子类型为五价元素，例如磷，使其取代晶格中硅原子位置的半导体材料类型，在n型半导体中，自由电子为多子，空穴为少子，主要靠自由电子导电。自由电子主要由杂质离子原子提供；p型指的是掺入杂质离子类型为三价元素，例如硼，使其取代晶格中硅原子位置的半导体材料类型，在p型半导体中，空穴为多子，自由电子为少子，主要靠空穴导电。空穴主要由杂质离子原子提供。

本实施例中以第一导电类型为n型，第二导电类型为p型为例，对本申请的技术方案进行阐述。

图1为本申请一实施例提供的cmos图像传感器的剖视结构，该cmos图像传感器包括：

像素区，该像素区包括光电二极管，该光电二极管上覆盖有金属硅化物阻挡层，所述金属硅化物阻挡层包括富硅氧化物；所述光电二极管的源漏区表层形成耗尽层，所述耗尽层与所述金属硅化物阻挡层接触。

形成于该光电二极管的源漏区表层的耗尽层，其能够阻断源漏区表层电流通路，降低该光电二极管表面漏电流，避免器件源漏区表面态产生漏电流的问题。若形成耗尽层的杂质离子杂质离子注入过量，会导致漏电流偏大进而引起白色像素。由于富硅氧化物中富余硅原子，该硅原子形成悬挂键，因此包括该富硅氧化物的金属硅化物阻挡层能够捕获多余的杂质离子。可选的，在形成包括该富硅氧化物的金属硅化物阻挡层后，对该金属硅化物阻挡层进行快速热退火处理，在对包括该富硅氧化物的金属硅化物阻挡层进行退火之后，该金属硅化物阻挡层更加致密，能够捕获更多的杂质离子，缓解因杂质离子过量而引起的白色像素问题，同时该金属硅化物阻挡层能够有效地防止外部金属离子进入在该像素区，防止因金属离子进入像素区而引起的白色像素问题。

图2示出了图1源漏区的放大结构示意图，参照图2，该光电二极管的源漏区包括n型掺杂区1121，该n型掺杂区1121的周围形成p型掺杂区1122，位于所述n型掺杂区1121上表面的p型掺杂区1122为所述耗尽层1123。本实施例中，所述源漏区112的制作方法包括以下步骤：

先在衬底113的源漏区112位置处注入p型杂质离子，形成p型掺杂区1122。该p型掺杂区1122从所述衬底113的上表面向下延伸。

再在所述p型掺杂区1122中，注入n型杂质离子,在所述p型掺杂区1122中形成n型掺杂区1121，该n型掺杂区1121由所述p型掺杂区1122的上表面向下延伸，使得所述p型掺杂区1122包围所述n型掺杂区1121的底面和侧周面。

最后再向所述n型掺杂区1121的上表面注入p型杂质离子，p型杂质离子中和所述n型掺杂区的表层后，形成所述耗尽层1123。

本实施例中，该耗尽层的厚度为200a至300a。

继续参照图1，该cmos图像传感器还包括：逻辑区102，该逻辑区102包括n型mos器件120和p型mos器件130，所述n型mos器件120和p型mos器件130之间隔离有隔离沟槽140。

所述逻辑区102上覆盖有金属硅化物阻挡层111，所述金属硅化物阻挡层111包括富硅氧化物。本实施例中，在制作该逻辑区102上的金属硅化物阻挡层111包括以下步骤：

先在整个所述cmos图像传感器的表面沉积富硅氧化物层作为器件的金属硅化物阻挡层。使得该金属硅化物阻挡层，覆盖在像素区的表面和逻辑区的表面。覆盖在像素区表面的金属硅化物阻挡层，与像素区中源漏区的耗尽层接触。本实施例中可以采用硅烷和一氧化二氮为反应源，通过等离子体增强化学气相沉积工艺，在cmos图像传感器的表面沉积富硅氧化物层。所形成的富硅氧化物层的折射率为1.560～1.563。在沉积富硅氧化物层后，需要对该富硅氧化物层进行快速热退火处理致密。

再通过光敏材料，例如光刻胶，在该金属硅化物阻挡层上定义出金属硅化物图案。通过显影工艺，使得覆盖在该金属硅化物图案上的光敏材料去除。需要解释的是，该金属硅化物图案仅位于逻辑区中，需要在后续工艺中形成金属硅化物的位置处。

然后，根据该金属硅化物图案，刻蚀去除逻辑区中对应位置处的金属硅化物阻挡层，露出器件层。

由以上所述可以看出，本申请提供的技术方案，能够缓解因杂质离子过量而引起的白色像素问题，同时该金属硅化物阻挡层能够有效地防止外部金属离子进入在该像素区，防止因金属离子进入像素区而引起的白色像素问题。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。