用于记录电事件的电路和方法与流程

文档序号:25864786发布日期:2021-07-13 16:23阅读:83来源:国知局
用于记录电事件的电路和方法与流程

相关申请的交叉引用

本申请要求2020年1月10日提交的美国专利申请第16/739507号的优先权。

本公开涉及半导体电路,并且更具体地涉及用于检测和记录过电应力和/或静电放电的事件的电路及其制造方法。



背景技术:

半导体电路/部件可因过电应力(eos)和/或静电放电(esd)而被损坏。然而,在发生损坏后,可能难以确定原因是eos还是esd。本公开的实施方式就是在这种背景下出现的。



技术实现要素:

在至少一个方面,本公开总体上描述了用于记录电事件的电路。该电路包括火花隙电路,该火花隙电路具有限定至少一个火花隙的至少一个金属迹线。该至少一个火花隙被配置为在电事件期间传导信号。该电路还包括记录器件,该记录器件耦接到火花隙电路并且被配置为具有电特性,该电特性由电事件期间传导的信号改变。该电路还包括诊断端口,该诊断端口被配置为提供通向记录器件的电通路以用于电事件期间的信号所改变的电特性的电测试。

在一个可能实施方式中,该电路直接耦接到内部电路的输入/输出(i/o)端口以监测内部电路的i/o处的电事件。例如,电事件可为内部电路的i/o端口处的静电放电(esd)或内部电路上的过电应力(eos)。

在另一个方面,本公开总体上描述了用于诊断内部电路的损坏的方法。在该方法中,在内部电路的输入/输出端口处接收信号。还在火花隙电路处接收信号,该火花隙电路包括限定至少一个火花隙的至少一个金属迹线,并且耦接到输入/输出端口。该方法包括在电事件(例如,esd、eos)期间通过该至少一个火花隙传导信号。该方法还包括在耦接到火花隙电路的记录器件处接收该至少一个火花隙传导的信号,其中记录器件被配置为具有由传导的信号改变的电特性。该方法还包括将测试设备耦接到记录器件的诊断端口并且对记录器件执行电测试以确定由传导的信号改变的电特性。基于电测试的结果,诊断内部电路的损坏。

在该方法的一个可能实施方式中,该至少一个火花隙是各自被配置为耦接不同振幅的信号的多个火花隙。在该实施方式中,该方法还可包括目视检查该多个火花隙以确定该多个火花隙中的哪个火花隙(或哪些火花隙)耦接电事件期间的信号。然后可使该一个或多个确定的火花隙与信号振幅关联以便确定一个电事件(或多个电事件)期间的信号的振幅。

在该方法的另一个可能实施方式中,记录器件是晶体管;由传导的信号改变的电特性是晶体管的阈值电压;并且对晶体管执行的电测试是晶体管的阈值电压的测量。

在该方法的另一个可能实施方式中,记录器件是场效应器件;由传导的信号改变的电特性是场效应器件的电容或电感;并且对场效应器件执行的电测试是场效应器件的电容或电感的测量。

在该方法的另一个可能实施方式中,记录器件是电阻器;由传导的信号改变的电特性是电阻器的电阻;并且对电阻器执行的电测试是电阻器的电阻的测量。

在该方法的另一个可能实施方式中,提供了基本上等同于记录器件的控制器件。控制器件不在电事件期间从火花隙电路接收信号。因此,测试设备可耦接到控制器件的控制-诊断端口,以使得可对控制器件执行电测试以确定控制器件的电特性。然后将控制器件的电特性与由传导的信号改变的记录器件的电特性进行比较,并且可基于该比较来诊断内部电路的损坏。

在另一个方面,本公开总体上描述了半导体器件,该半导体器件包括具有输入/输出端口的内部电路。半导体器件还包括事件记录电路,该事件记录电路被配置为记录内部电路的输入/输出端口处的电事件以有利于内部电路的损坏的诊断。事件记录电路包括火花隙电路、记录器件和诊断端口。火花隙电路包括限定至少一个火花隙的至少一个金属迹线。该至少一个火花隙是由无机电介质包封并且被配置为在电事件期间传导信号的气隙结构。记录器件耦接到该至少一个火花隙并且被配置为具有由信号改变的特性。诊断端口被配置为提供通向记录器件的通路以用于信号所改变的特性的测试。

在以下具体实施方式及其附图内进一步解释了前述说明性发明内容,以及本公开的其他示例性目标和/或优点、以及实现方式。

附图说明

图1是示出根据本公开的实施方式的半导体器件的框图。

图2是示出根据本公开的可能实施方式的事件记录电路的框图。

图3a、图3b和图3c是示出根据图2的火花隙电路的可能实施方式的可能火花隙布置的框图。

图4a、图4b和图4c是示出用于图2的火花隙电路的火花隙的各种实施方式的电路迹线的顶视图。

图5a、图5b和图5c示意性地示出了用于图2的火花隙电路的记录器件的各种实施方式。

图6是可被实现为火花隙的包封的气隙结构的剖面侧视图。

图7a、图7b和图7c是在使用半导体加工的各种制造阶段时的可能包封的气隙结构的剖面侧视图。

图8a、图8b、图8c和图8d是在使用半导体加工的各种制造阶段时的可能包封的气隙结构的剖面侧视图。

图9a、图9b、图9c、图9d、图9e和图9f是在使用半导体加工的各种制造阶段时的可能包封的气隙结构的剖面侧视图。

图10a、图10b和图10c是在使用半导体加工的各种制造阶段时的可能包封的气隙结构的剖面侧视图。

附图中的部件未必相对于彼此按比例绘制。相似附图标记在若干附图中表示相应的零件。

具体实施方式

本公开描述了用于记录电事件的电路(即,事件记录电路)。当事件记录电路耦接到内部电路(例如,集成电路)的输入/输出(i/o)端口时,则事件记录电路可用于记录输入/输出端口处的一个或多个电事件。此外,在一些实施方式中,事件记录电路所提供的记录(即,记录)可能能够提供与esd事件或eos事件的严重性有关的信息。因此,该记录可提供包括(但不限于)以下的信息:是否已发生电事件、电事件已发生多少次以及一个电事件(或多个电事件)的严重性。该信息可用于解释(即推断)内部电路所经历的电气条件。例如,该记录可提供内部电路所经历的电气条件的历史记录。该历史记录可提供可用于与内部电路的维修相关的多种目的的信息。例如,该记录可有助于诊断内部电路的故障或损坏的原因。该诊断可用于维修内部电路或可用于获得有助于内部电路的未来设计和/或规范的信息。

图1是示出根据本公开的实施方式的被配置用于记录电事件的器件(例如,半导体器件)的框图。器件100包括i/o端口101,该i/o端口被配置为从其他器件、电路和/或系统(未示出)传输/接收电信号。i/o端口101处接收的电信号旨在供内部电路110使用并且通常被规定为在与内部电路110相对应的操作范围内。例如,i/o端口101处高于操作范围所限定的最大电平或低于操作范围所限定的最小电平的信号可造成内部电路110的损坏。该损坏可对应于内部电路110的不当操作或内部电路110的无操作(即,故障)。在一些情况下,所接收到的在操作范围以外的信号可能不会造成内部电路的损坏,但仍可能是不可取的。例如,电事件可对内部电路110具有累积负效应,该累积负效应不可立即检测。

i/o端口101处的电事件通常包括对内部电路造成电应力的信号。电应力可为信号(例如,电压)在内部电路的操作范围以外的过电应力(eos)。eos可发生较短、较长、周期性、瞬时或连续的时间段,从而因过量功率以热形式在内部电路中耗散而造成损坏。具有剧烈振幅和瞬时性质的一种类型的eos是可因i/o端口101处的静态放电而引起的静电放电(esd)。eos是半导体电路(即,集成电路)中的常见故障。当器件100(例如,半导体器件)因故障而被退回供应商时,通常原因是eos。然而,可能难以将eos诊断为故障的原因。因此,可能期望在内部电路110的i/o端口101处检测和记录一个或多个电事件(例如,eos事件、esd事件)。

器件100还包括事件记录电路200,该事件记录电路被配置为在内部电路110的i/o端口101处检测和记录一个或多个电事件。事件记录电路耦接到i/o端口101并且被配置为监测往返内部电路110的信号。当i/o端口处的信号达到与电事件相对应的条件时,事件记录电路200被配置为接收该信号并且由该信号改变。事件记录电路200可包括一个或多个诊断端口102(即,测试端口、监测端口),在该一个或多个诊断端口中可(例如,由电测试设备)访问事件记录电路以获得记录的信息。

在一些实施方式中,器件100可包括偏置电路120,该偏置电路被配置为提供电信号(例如,电压、电流)以调理事件记录电路200的操作。例如,与电事件相对应的条件可对应于偏置电路120向事件记录电路200施加的偏置信号(例如,电压)。器件100还可包括esd/eos保护电路130。esd/eos保护电路130可耦接到该器件的i/o端口101(例如,与事件记录电路200并联耦接)并且可被配置为将esd/eos信号耦接(即,短路)到地以防止其到达内部电路110。esd/eos保护电路130将esd/eos信号耦接到地的阈值可被调节为大于esd/eos信号耦接到事件记录电路200的阈值,以使得增加的esd/eos信号在被esd/eos保护电路130短接到地之前被事件记录电路200记录。另选地,esd/eos信号耦接到事件记录电路200的阈值可高于esd/eos保护电路130将esd/eos信号耦接到地的阈值,以使得直到esd/eos保护电路130停止保护内部电路不受电事件影响,记录电路才记录。

图2是示出事件记录电路200的可能实施方式的框图。如图所示,事件记录电路200包括火花隙电路210。火花隙电路210可耦接在i/o端口101与记录器件260之间并且可被配置为将与电事件相对应的信号传递到记录器件260,否则阻止信号到达记录器件。换句话讲,火花隙电路可为记录器件所记录的信号提供阈值。例如,振幅大于火花隙电路210的阈值(例如,触发电压)的信号会被记录器件260接收到,但振幅小于火花隙电路210的传导阈值(例如,触发电压)的信号不会被记录器件260接收到。在一些实施方式中,火花隙电路210被配置为还从偏置电路120接收信号(例如,偏置电压),该信号可控制火花隙电路的阈值(例如,触发电压)。

如图2所示,记录器件260可耦接到诊断端口201。诊断端口可用于访问记录器件。例如,诊断端口可为具有正端子和负端子的电端口,并且可通过将电气设备(例如,测试设备)耦接到诊断端口的正/负端子来对记录器件执行电测试。通常,器件100的正常操作不需要将电气设备耦接到诊断端口。相反,可根据需要将测试设备耦接到诊断端口。例如,在器件100开始不操作或不正确操作时,可将测试设备耦接到诊断端口201以运行一个或多个电测试,从而确定是否已在i/o端口101处发生一个或多个电事件(即在更早的时间)。在一些实施方式中,一个电测试(或多个电测试)可验证更早电事件的经历。在一些实施方式中,电测试还可提供与电事件的数量和/或一个电事件(或多个电事件)的严重性(例如,振幅)有关的信息。

如图2所示,事件记录电路200可任选地包括控制器件270。在一个可能实施方式中,控制器件270和记录器件260被配置为基本上相同地(例如,一样地)操作,而在另一个实施方式中,控制器件270和记录器件260被配置为以可预测的差异来操作。可在基线校准中确定操作的相似性或差异。控制器件270可耦接到控制-诊断端口202。控制-诊断端口202可用于访问控制器件270。例如,控制-诊断端口可为具有正端子和负端子的电端口,并且可通过将电气设备耦接到控制-诊断端口的正/负端子来对控制器件执行电测试。控制器件270可不耦接到火花隙电路210或i/o端口101,因此,可不像记录器件260那样经历电事件(即,记录器件在电事件期间未从火花隙电路接收到信号)。因此,可对记录器件260和控制器件270执行电测试,并且可通过将来自记录器件260的测试结果与来自控制器件的测试结果进行比较来获得与电事件有关的信息。

诊断端口可能不是上述电端口。例如,诊断端口201可为用于目视检查的端口。此外,用于目视检查的诊断端口可包括或可专门针对火花隙电路210。在这些实施方式中,诊断端口可有利于目视检查火花隙电路210和/或记录器件260的损坏和/或变色。该目视检查可包括光学观察器件(例如,放大光学器件)和/或光学记录器件(例如,相机)。通过目视检查火花隙电路210已经历一个或多个电事件来获得损坏和/或变色信息。

火花隙电路210包括至少一个火花隙。火花隙包括由间隙宽度分隔的第一电极(即,导体、迹线)和第二电极(即,导体、迹线)。当第一电极与第二电极之间存在高于间隙宽度的击穿电压(即,触发电压)的电压时,电火花可在第一电极与第二电极之间传递。火花隙的击穿电压可对应于间隙宽度,以使得更大间隙宽度具有比更小间隙宽度更大的击穿电压。

火花隙可为这样的气隙结构,其中没有材料填充第一电极与第二电极之间的间隙宽度。此外,可包封气隙结构。包封的气隙结构可允许在第一电极与第二电极之间的间隙宽度中形成真空。所形成的真空可由压力水平小于环境压力水平(例如,在1毫托至100毫托的范围内)来表征。火花隙的击穿电压可进一步对应于间隙宽度中的真空的压力水平,以使得低压真空具有比高压真空更高的击穿电压。火花隙电路210可包括被实现为包封的气隙结构的多个火花隙以提供多个击穿电压或形成火花隙电路的总击穿电压,该总击穿电压比单个包封的气隙结构所提供的击穿电压更高。

火花隙电路210可包括按各种配置来布置的多个火花隙。图3a至图3c是示出根据图2的火花隙电路的可能实施方式的可能火花隙布置的框图。如图3a所示,火花隙电路210可包括采用串联布置的火花隙301、302、303。如图3b所示,火花隙电路210可包括采用并联布置的火花隙304、305、306。如图3c所示,火花隙电路210可包括采用串联布置和并联布置的火花隙311、321、331、312、322、332、313、323、333。本公开不限于火花隙电路210中的火花隙的任何数量或布置。另外,本公开认识到,采用一定布置的该多个火花隙可相同(即,所有火花隙被相同地配置)或不同。

火花隙电路210可被制造为一个或多个金属(例如,al、cu、w、tin、掺杂多晶硅)电路迹线。可基于熔点来选择金属迹线的材料,该熔点可对应于迹线的载流能力。使用与半导体加工相关联的光刻和化学加工步骤将一个或多个电路迹线设置在衬底上。

图4a、图4b和图4c是示出用于图2的火花隙电路的各种实施方式的电路迹线的顶视图。图4a示出了具有被配置为并联连接的火花隙的相邻金属迹线的示例性火花隙电路210,每个火花隙具有间隙宽度,该间隙宽度被配置为传导高于不同触发电压的信号(即,传导特定放大器的信号)。例如,更窄间隙宽度可具有更低触发电压,因此可传导具有比更宽间隙宽度更低的振幅(例如,电压)的信号。传导的信号的特定振幅可对应于电事件的严重性。因此,该多个火花隙中的哪个火花隙(或哪些火花隙)传导信号的确定可有助于确定电事件的严重性。

在另一个可能实施方式中,并联连接的火花隙各自具有相同间隙宽度。换句话讲,火花隙电路可包括多个冗余火花隙。可在第一电事件期间触发冗余火花隙之一(即,第一火花隙)。随后可在第二电事件期间触发第二火花隙。这样,可适应多个电事件。此外,目视检查冗余火花隙的损坏可揭示所经历的电事件的数量,因为每个电事件损坏冗余火花隙之一。

图4b示出了具有串联连接的火花隙的示例性火花隙电路210。火花隙电路包括衬底上的金属迹线,该金属迹线限定沿着该金属迹线顺序地布置的多个串联连接的火花隙。在所示的含义中,串联连接的火花隙具有类似(例如,相同)间隙宽度,以使得每个火花隙被配置为传导高于触发电压的信号。对于具有高于触发电压的振幅的信号而言,被穿越的每个火花隙会降低信号的振幅。因此,火花隙电路210中的火花隙的数量可对应于火花隙电路210的总触发电压。例如,多个串联连接的火花隙可对应于比单个火花隙更高的总触发电压(即,阈值)。此外,串联连接的火花隙的数量可被选择为提供触发电压以使得将高于特定严重性的电事件传导到记录器件。

图4c示出了包括衬底上的多个金属迹线的示例性火花隙电路210。多个金属迹线按交叉指型布置来定位,该布置限定采用交叉指型布置的成对多个金属迹线之间的火花隙。对的数量和对之间的间距可(至少部分地)决定火花隙电路的总触发电压。另外,这些金属迹线中的至少一个金属迹线耦接到偏置电路以便在与其他金属迹线中的至少一个金属迹线不同(例如,与所有其他迹线不同)的电压(即,偏置电压vbias)下偏置。图4c的火花隙电路210被配置为以与马克斯梯形电路类似的方式操作,因为偏置电压可影响火花隙电路的触发电压(即,阈值)。因此,图4c的配置可有利地具有基于偏置电压的可调节触发电压。这与图4b的配置或图4a的配置截然不同,图4b的配置可具有基于(至少)火花隙的数量和火花隙的间隙宽度来固定的触发电压,而图4a的配置可具有基于(至少)火花隙的数量和火花隙的间隙宽度的一组触发电压。

事件记录电路200的记录器件260可以以各种方式实现。图5a、图5b和图5c示意性地示出了记录器件的可能实施方式。如图5a所示,记录器件可包括晶体管。晶体管被示出为金属氧化物半导体场效应晶体管(mosfet),但其他实施方式可使用另一种技术(例如,双极性结型晶体管、结型场效应晶体管等)。此外,晶体管不限于特定类型(例如,n型、p型)。对于所示的实施方式而言,晶体管的栅极端子耦接到火花隙电路,而源极/漏极端子耦接到电阻器。电阻器可用于在晶体管接通(即,被配置为导通)时限制流过晶体管的电流。图5a所示的记录器件260包括诊断端口。诊断端口的第一端子201a可耦接到晶体管的栅极,而第二端子201b可耦接到晶体管的漏极/源极。

当发生电事件时,晶体管可在栅极端子处经历电压,该电压足够大而影响(例如,不可逆地影响)晶体管的操作。换句话讲,火花隙电路210在电事件期间传导的信号可引起(即,形成、产生)晶体管的电特性的变化(例如,非瞬时变化、永久变化、非易失性变化、长期变化等)。在晶体管的后续电测试中,可将测试设备耦接到第一端子201a和第二端子201b以测量电特性。例如,在一个可能实施方式中,可测量晶体管的栅极氧化物泄漏电流。在另一个可能实施方式中,可测量晶体管的阈值电压。可将测量值与基线值(例如,在使用之前确定)进行比较以确定变化。所确定的变化可指示已发生电事件,并且在一些情况下,可对应于电事件的严重性和/或事件的累积历史。

如图5b所示,记录器件260可为电阻性器件,诸如多晶硅电阻器、相变材料(pcm)或电阻式随机存取存储器(即,reram),其中由火花隙电路所传导的信号改变的电特性是电阻。例如,在电事件期间,电阻可从基线电阻(即,电事件之前的电阻)减小(例如,永久减小,减小持续足以进行故障分析的时间段)。而且,附加电事件可进一步减小记录器件260的电阻。在后续电测试中,可将测试设备(例如,欧姆计)耦接到记录器件的诊断端口201以测量电阻。可将所测量的电阻与电阻的基线值进行比较以便确定电阻的变化。对于包括控制器件270的实施方式而言,可将记录器件260的电阻与控制器件270的电阻进行比较以确定电阻的变化。控制器件270的使用可在确定电阻的变化时消除获知基线电阻的需要。

基于电阻的变化,可推断已发生电事件(例如,eos/esd事件),这可用于诊断内部电路的损坏。此外,电阻变化的量可与电事件的严重性和/或多个电事件的累积历史关联。

如图5c所示,记录器件260可为场效应器件。在一个可能实施方式中,场效应器件是电容器或mos器件。在该实施方式中,火花隙电路在电事件期间传递的信号可改变(例如,增加)电容器的泄漏电流或mos器件的栅极氧化物泄漏电流。在另一个可能实施方式中,场效应器件可为电感器。给出图5a至图5c所示的实施方式是为了帮助理解,本公开设想了可使用以各种拓扑结构耦接的多个器件(例如,电阻器、电容器、电感器等)来实现记录器件260。

如先前所提及,火花隙可被制造为包封的气隙结构(即,气隙)。使用无机电介质(诸如sio2、sion或sin)来包封气隙可气密地密封气隙使之不受外部环境(例如,湿度、压力等)的影响。无机电介质包封可具有优于其他包封方法(例如,使用有机材料的包封)的优点,因为其能够密封气隙使之不受压力或湿度变化的影响,而压力或湿度变化中的任一者可影响气隙的触发电压。在各种环境中稳定的气隙的触发电压可有利于电事件的准确测量。

气隙结构的制造可使用半导体工艺,包括(但不限于)沉积、光刻、化学蚀刻等。可使用多种工艺流程来形成包封的气隙结构。可能期望选择与用于制造内部电路110和/或事件记录电路200的工艺流程匹配的、用于制造包封气隙结构的工艺流程,以使得所有这些元件可包括在相同半导体器件100中。换句话讲,可能期望在没有附加加工(除已采用的之外)或只有最少附加加工的情况下形成火花隙。在下文中,给出了与用于制造包封的气隙的可能制造工艺流程有关的细节。对于所给出的可能制造工艺流程而言,简单与尺寸之间可存在折衷。例如,需要更少加工的工艺流程可需要气隙结构的更大区域。

可用于制造包封的气隙结构的一个可能工艺流程包括在电介质中形成金属迹线(即,导体、电线),掩蔽和蚀刻该电介质以形成气隙,并且将非共形电介质沉积在气隙上方以包封(即,密封、夹止)气隙。为使非共形电介质密封气隙,间隙宽度较小(例如,≤0.2微米)。在一些情况下,在蚀刻气隙之后并且在沉积非共形电介质之前,剥除并清洁该结构的表面,并且将共形钝化层沉积在这些表面上。可通过该工艺来控制气隙的尺寸。在一些实施方式中,气隙的横向宽度小于电极的横向宽度,而在其他实施方式中,气隙的横向宽度可与电极的横向宽度相同或大于电极的横向宽度。

图6是可被实现为火花隙的包封的气隙结构的剖面侧视图。结构600包括电介质衬底620,其中金属导体625(例如,al)设置在电介质衬底620的顶表面上。该金属可被图案化(例如,经由蚀刻)以包括较大间隙615和较小间隙610。该结构由无机电介质(例如,sio2)层630覆盖。较大间隙615和较小间隙610的尺寸被设定为使得当非共形无机电介质层设置在该结构上时,较大间隙被填充,而较小间隙不被填充(即,桥接、夹止)。较小间隙的间隙宽度可在一定范围(例如,≤0.2微米)内选择以使得覆盖无机电介质可夹止气隙并且使得提供特定触发电压。

图7a、图7b和图7c是在使用半导体加工的各种制造阶段时的可能包封的气隙结构的剖面侧视图。如前所述,该结构包括电介质衬底720,其中金属导体725(例如,al)设置在电介质衬底720的顶表面上。金属导体725可被图案化(例如,经由蚀刻)以包括较大间隙715和较小间隙710。该结构由第一无机电介质(例如,sio2)层730覆盖。与先前实施方式不同,在图7a所示的实施方式中,当无机电介质沉积在该结构的顶表面上时,无机电介质填充较小间隙710。

如图7b所示,可使用光刻和化学加工来去除较小间隙710中的无机电介质材料。最后,如图7c所示,第二(非共形)电介质层735(例如,第二sio2层)可设置在该结构的顶表面上以覆盖无机电介质和金属导电层,同时还包封(即,密封、夹止)较小间隙710,该较小间隙变为气隙。

图8a、图8b、图8c和图8d是在使用半导体加工的各种制造阶段时的可能包封的气隙结构的剖面侧视图。可能期望将钨(即,w)用于气隙结构中(即,作为火花隙),因为其具有高熔融温度。一些半导体工艺可被配置用于使用钨来制造电路通孔(即,通孔)。因此,这些半导体工艺可适于使用钨电极来制造包封的气隙结构。

图8a是使用钨电极的气隙结构中的层的侧视剖面。该结构包括支撑第一金属层的电介质810。第一金属层包括金属-3铝迹线815(即,m3al迹线)。该结构还包括钨通孔820。常规钨通孔是用于连接不同金属层的柱状导体。该结构还包括被配置为电极的通孔条825。因此,被配置为产生钨通孔的制造工艺可适于产生细长钨通孔825(即,通孔条),这些细长钨通孔形成火花隙中的电极。接下来,如图8b所示,将包括由第一无机电介质层835(例如,第1sio2层)覆盖的金属-4铝迹线830(即,m4al)的第二金属层设置在图8a的结构上。接下来,如图8c所示,通过掩蔽和蚀刻该结构中的气隙840来形成气隙840。最后,如图8d所示,气隙840可由第二无机电介质层845(例如,第2sio2层)包封(即,覆盖、密封、夹止)。

图9a、图9b、图9c、图9d、图9e和图9f是在使用半导体加工的各种制造阶段时的可能包封的气隙结构的剖面侧视图。迄今为止,包封的气隙结构的间隙宽度(即,电极之间的间距)一直基于至少非共形电介质包封。可能期望使用减少或消除对间隙宽度的约束(例如,可产生任何尺寸的间隙宽度)的工艺。一些半导体工艺适于微机械电磁结构(mems)。这些mems工艺可适于在加大对间隙宽度的尺寸的控制的情况下制造包封的气隙结构。

图9a是层的侧视剖面,这些层包括具有由第一钝化层920覆盖的金属迹线915的电介质910。接下来,如图9b所示,可使用掩蔽(例如,光刻)和蚀刻(例如,化学蚀刻)来蚀刻气隙925。接下来,如图9c所示,可使用牺牲有机材料930(例如,聚合物)来填充气隙925。接下来,如图9d所示,可将硬电介质935(例如,sin)沉积在该结构(包括有机材料930)上。接下来,如图9e所示,在硬电介质935中形成通气孔940。换句话讲,有机材料层被通气。在通气之后,可(例如,使用氧等离子体)去除有机材料而在金属迹线915之间留下气隙结构。最后,如图9f所示,可由无机电介质层945覆盖硬电介质935和通气孔940,该无机电介质层沉积在该结构上以包封气隙925。另外,在该步骤,可形成通向金属迹线的开口(即,焊盘950)以提供通向该电路的通路。

可能期望使用或调整晶圆键合工艺以形成气隙结构。例如,诸如图像传感器(例如,背照式图像传感器)的一些应用可使用该工艺。图10a、图10b和图10c是在使用晶圆键合工艺的各种制造阶段时的可能包封的气隙结构的剖面侧视图。

图10a是结构的侧视剖面,该结构包括第一晶圆1010(例如,si晶圆)、电介质1015(例如,sio2)层和由平面钝化层1025覆盖的金属迹线1020(即,互连线)。接下来,如图10b所示,通过掩蔽和蚀刻平面钝化层1015来形成气隙1030。最后,通过将第二晶圆1040(即,操作晶圆)上的无机层1035(例如,sio2层)键合到蚀刻的平面钝化层1015来包封气隙1030。另外,可形成穿透硅通孔1045(即,tsv)以提供间隙来连接到金属层上的金属迹线1020。

虽然已给出了各种工艺流程,但可存在不脱离本公开的范围的变型形式,本公开的范围给出了可在半导体器件的工艺流程中在很少或没有附加加工的情况下制造的火花隙。例如,将钨通孔(即,通孔条)调整为火花隙电极的新型方法可用于形成可用有机材料包封的气隙结构。例如,半导体器件的模塑料(例如,来自封装外壳)可适于包封气隙结构。有机密封材料的环境通透性可大于迄今为止描述的无机密封材料,但在某些情况下(例如,为了成本效益)可使用有机密封材料。在另一个示例中,工艺流程可产生具有包括(但不限于)矩形、圆形、三角形等的几乎任何形状的气隙。

本公开提供了可监测和记录esd/eos事件的事件记录电路。事件记录电路可简化和帮助内部电路的故障分析(fa)。例如,可简化客户退回内部电路的fa并且可提供有助于确定内部电路(即,部件)是否在其规范极限之外操作的fa信息。该确定还可有助于确定经营决策,诸如是否免费更换部件。火花隙使i/o端口上的寄生效应(例如,电流泄漏、寄生电容)最小化,这是由于直到发生电事件(例如,esd/eos事件),记录器件才会耦接到电路。此外,火花隙可能不需要任何功率消耗来执行该触发电压操作。火花隙的使用提供了记录器件设计的通用性。例如,可使用非常简单的记录器件部件和拓扑结构(例如,参见图5a至图5c),这可降低尺寸和成本。另选地,可使用更复杂的设计。这些更复杂的设计可包括附加复杂性以扩展事件记录电路在监测、记录或报告(即,电接口)方面的能力。例如,诊断端口(和控制-诊断端口)可耦接到器件的引脚,从而在与fa相关联的测试时消除了拆卸的任何需要。

在说明书和/或附图中,已经公开了典型的实施方案。本公开不限于此类示例性实施方案。术语“和/或”的使用包括一个或多个相关联列出条目的任意组合和所有组合。附图是示意性表示并且因此未必按比例绘制。除非另有说明,否则特定术语已用于通用和描述性意义,而非用于限制的目的。

除非另外定义,否则本文所用的所有技术和科学术语具有与本领域的普通技术人员通常理解的含义相同的含义。可以在本公开的实践或测试中使用与本文所述的那些类似或等同的方法和材料。如本说明书中以及所附权利要求书中所用,单数形式“一个”、“一种”、“该”包括多个指代物,除非上下文另有明确规定。如本文所用的术语“包含”及其变型形式与术语“包括”及其变型形式同义地使用,并且是开放式的非限制性术语。本文所用术语“任选的”或“任选地”是指随后描述的特征、事件或情况可能发生或可能不发生,并且该描述包括所述特征、事件或情况发生的实例和不发生的实例。范围在本文中可以表达为从“约”一个特定值,和/或到“约”另一个特定值。当表达这样的范围时,一个方面包括从一个特定值和/或到另一个特定值。类似地,当值通过使用先行词“约”表达为近似值时,应当理解,该特定值形成另一个方面。还应当理解,每个范围的端点相对于另一个端点是重要的,并且独立于另一个端点。

一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现,该半导体衬底包含但不限于,例如硅(si)、砷化镓(gaas)、氮化镓(gan)、碳化硅(sic)等。

虽然所描述的实施方式的某些特征已经如本文所述进行了说明,但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此,应当理解,所附权利要求书旨在涵盖落入具体实施的范围内的所有此类修改形式和变化形式。应当理解,这些修改形式和变化形式仅仅以举例而非限制的方式呈现,并且可以进行形式和细节上的各种变化。除了相互排斥的组合以外,本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式能包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1