组合式VCSEL芯片的制作方法

本申请涉及vcsel领域，尤其涉及一种组合式vcsel芯片。

背景技术：

随着vcsel(vertical-cavitysurface-emittinglaser，垂直腔面发射激光器)技术的发展，市场上逐渐涌现出适配于不同应用场景的vcsel芯片，例如，tofvcsel芯片、结构光vcsel芯片等。

不同类型的芯片拥有不同的特征，具体来说，现有的结构光芯片具有透光率高、能耗低的优势，但其易受外界环境影响，只适合于短距离的应用场景，并且，在环境较低的情况下无法正常工作；现有的tofvcsel芯片具有受环境影响小等优势，但其测量精度较差且功耗高，尤其是高功率的tofvcsel芯片在工作过程中会产生较大的热量，在没有充分散热的条件下，芯片的性能会受到诸多影响。

在实际应用中，已有终端设备同时应用多个vcsel芯片的情况，例如，将不同型号的vcsel芯片放置于智能手机的不同侧面，以作为前置摄像模组的前置vcsel芯片和后置摄像模组的后置vcsel芯片。

相应地，如何结合不同型号的vcsel芯片的优势，并且，能解决不同类型的vcsel芯片各自的缺陷，已成为非常重要的技术问题。

技术实现要素：

本申请主要优势提供一种组合式vcsel芯片，其中，所述组合式vcsel芯片，在结构层面集成不同型号的vcsel芯片，以具有不同型号的vcsel芯片的优势，且具有相对较小的厚度尺寸。

本申请的另一个优势在于提供一种组合式vcsel芯片，其中，所述组合式vcsel芯片具有集成的紧凑的一体结构。

本申请的另一个优势在于提供一种组合式vcsel芯片，其中，所述组合式芯片能够基于不同应用场景的需求，可选择地启动不同类型的芯片工作，以提高其应用场景兼容性。

本申请的另一个优势在于提供一种组合式vcsel芯片，其中，所述组合式vcsel芯片中各vcsel芯片通过负极导电层的配置能够实现分区点亮，以解决其高功率芯片的散热问题。

为了实现上述至少一个技术优势，提供了一种组合式vcsel芯片，包括：

第一vcsel芯片，所述第一vcsel芯片包括以第一阵列方式排布的多个第一vcsel单元；以及

第二vcsel芯片，所述第二vcsel芯片包括以第二阵列方式排布的多个第二vcsel单元，其中，所述第一vcsel芯片和所述第二vcsel芯片背对设置，以使得所述第一vcsel芯片的激光出射方向与所述第二vcsel芯片的激光出射方向相反，其中，所述第一vcsel芯片与所述第二vcsel芯片共用负极导电层。

在根据本申请的组合式vcsel芯片中，所述负极导电层包括第一电导通图案和第二电导通图案，所述第一电导通图案电连接于所述多个第一vcsel单元中的第一子集和电连接于所述多个第二vcsel单元中的第三子集；以及，所述第二电导通图案电连接于所述多个第一vcsel单元中的第二子集和电连接于所述多个第二vcsel单元中的第四子集。

在根据本申请的组合式vcsel芯片中，所述第一子集和所述第二子集中没有共同的所述第一vcsel单元，所述第三子集和所述第四子集中没有共同的所述第二vcsel单元。

在根据本申请的组合式vcsel芯片中，所述第一子集包括所述第二子集中所有的所述第一vcsel单元，所述第三子集包括所述第四子集中所有的所述第二vcsel单元。

在根据本申请的组合式vcsel芯片中，所述负极导电层，进一步包括第三电导通图案，所述第三电导通图案电连接于所述多个第一vcsel单元中的第五子集和电连接于所述多个第二vcsel单元中的第七子集。

在根据本申请的组合式vcsel芯片中，每一所述第一vcsel单元包括自下而上包括衬底、n型掺杂的dbr、有源区、具有开孔的限制层、p型掺杂的dbr、欧姆接触层和正极导电层，其中，所述第一vcsel芯片具有分别形成于每两个所述第一vcsel单元之间的隔离槽，每一所述隔离槽分别从所述衬底向上延伸并贯穿所述衬底和所述n型掺杂的dbr并抵至所述正极导电层的底部，以使得所述第一vcsel芯片中各第一vcsel单元之间相互电隔离。

在根据本申请的组合式vcsel芯片中，每一所述第二vcsel单元包括自下而上包括衬底、n型掺杂的dbr、有源区、具有开孔的限制层、p型掺杂的dbr、欧姆接触层和正极导电层，其中，所述第二vcsel芯片具有分别形成于每两个所述第二vcsel单元之间的隔离槽，每一所述隔离槽分别从所述衬底向上延伸并贯穿所述衬底和所述n型掺杂的dbr并抵至所述正极导电层的底部，以使得所述第二vcsel芯片中各所述第二vcsel单元之间相互电隔离。

在根据本申请的组合式vcsel芯片中，每一所述第一vcsel单元包括自下而上包括衬底、n型掺杂的dbr、有源区、具有开孔的限制层、p型掺杂的dbr、欧姆接触层和正极导电层，所述第一vcsel芯片进一步包括掺杂地形成于每两个所述第一vcsel单元之间的隔离介质，所述隔离介质延伸于所述第一vcsel单元的所述衬底和所述n型掺杂的dbr，以使得所述第一vcsel芯片中各第一vcsel单元之间相互电隔离。

在根据本申请的组合式vcsel芯片中，每一所述第二vcsel单元包括自下而上包括衬底、n型掺杂的dbr、有源区、具有开孔的限制层、p型掺杂的dbr、欧姆接触层和正极导电层，所述第二vcsel芯片进一步包括掺杂地形成于每两个所述第二vcsel单元之间的隔离介质，所述隔离介质延伸于所述第二vcsel单元的所述衬底和所述n型掺杂的dbr，以使得所述第二vcsel芯片中各第二vcsel单元之间相互电隔离。

在根据本申请的组合式vcsel芯片中，所述第一vcsel芯片和所述第二vcsel芯片为同一类型的vcsel芯片，且具有不同的功率。

在根据本申请的组合式vcsel芯片中，所述第一vcsel单元和所述第二vcsel单元的氧化孔径的范围为1nm-100um，优选地，7.5um-50um。

在根据本申请的组合式vcsel芯片中，所述第一vcsel芯片和所述第二vcsel芯片选自tofvcsel芯片和散斑结构光vcsel。

在根据本申请的组合式vcsel芯片中，所述第一vcsel芯片和所述第二vcsel芯片为不同类型的vcsel芯片，其中，所述第一vcsel芯片选自tofvcsel芯片和结构光vcsel芯片，所述第二vcsel芯片选自tofvcsel芯片和结构光vcsel芯片。

通过对随后的描述和附图的理解，本申请进一步的优势和优势将得以充分体现。

本申请的这些和其它优势、特点和优势，通过下述的详细说明，附图和权利要求得以充分体现。

附图说明

图1图示了现有的将两个vcsel芯片应用于终端设备的示意图。

图2图示了现有的将两个vcsel芯片应用于终端设备的另一示意图。

图3图示了根据本申请实施例的组合式vcsel芯片的剖面示意图。

图4图示了根据本申请实施例的所述组合式vcsel芯片中各vcsel单元的示意图。

图5图示了根据本申请实施例的所述组合式vcsel芯片的俯视图。

图6图示了根据本申请实施例的所述组合式vcsel芯片的仰视示意图。

图7图示了根据本申请另一实施例的组合式vcsel芯片的剖面示意图。

图8图示了根据本申请另一实施例的所述组合式vcsel芯片的俯视图。

图9图示了根据本申请另一实施例的所述组合式vcsel芯片的仰视图。

图10图示了根据本申请另一实施例的所述组合式vcsel芯片的变形实施的剖面示意图。

具体实施方式

以下描述用于揭露本申请以使本领域技术人员能够实现本申请。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本申请的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本申请的精神和范围的其他技术方案。

本领域技术人员应理解的是，在本申请的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本申请的限制。

可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。

申请概述

如上所述，在实际应用中，已出现终端设备采用多款vcsel芯片的情形，例如，在智能手机中，将不同类型的vcsel芯片放置于智能手机的不同侧面，以作为前置摄像模组的前置vcsel芯片和后置摄像模组的后置vcsel芯片。因此，如何结合不同型号的vcsel芯片的优势，并且，能解决不同型号的vcsel芯片各自的缺陷，已成为非常重要的技术问题。

现有的多款vcsel芯片组合的形式，通常有两种：“前后出光”和：“同一侧面出光”，其中，前后出光指的是将两个vcsel芯片背对设置，以使得两者的激光出射方向相反，如图1和图2所示。图1图示了现有的将两个vcsel芯片应用于终端设备的示意图。如图1所示，在该方案中，两个vcsel芯片错位地、背对地放置，虽然该方案能在一定程度集成两款vcsel芯片的优势，但该方案占用面积过大，即，占用终端设备的体积较大，不符合当下终端设备小型化、薄型化的发展趋势。图2图示了现有的将两个vcsel芯片应用于终端设备的另一示意图。如图2所示，在该方案中，两个vcsel芯片对齐地且被背对地设置，虽然该方案能在一定程度集成两款vcsel芯片的优势，但该方案的厚度尺寸较大，即，占用终端设备的体积仍然较大，不符合当下终端设备小型化、薄型化的发展趋势。

相应地，“同一侧面出光”指的是将两个vcsel芯片的出光面设置于同一平面，显然，该方案占用的面积较大，仍不符合当下终端设备小型化、薄型化的发展趋势。

并且，纵观现有的“同一侧面出光”和“前后出光”的技术方案，可以发现：在现有的组合式vcsel芯片应用方案中，各vcsel芯片之间不存在结构上的关联，即，现有的组合式vcsel芯片应用方案中，各vcsel芯片仅是被放置于终端设备的不同位置，但其本质上仍单独工作、单独控制。

还有，随着vcsel芯片的功率增大，vcsel芯片的散热问题变得越发严重，即，热敏性问题越发严重，现行的解决热敏特性的方案主要是通过调整vcsel芯片的底层设计来改变vcsel芯片自身的热敏特征，但由于半导体自身特有的性能，这种热敏特性很难从本质上优化或消除，即，这种方案智能在一定范围内改善热敏特性。

针对于上述技术问题，本申请的基本思路在于在结构层面上实现多个vcsel芯片之间的集成，以使得最终形成的组合式vcsel芯片具有不同型号的vcsel芯片的优势，且具有相对较小的厚度尺寸。

基于此，本申请提供一种组合式vcsel芯片，其包括第一vcsel芯片，所述第一vcsel芯片包括以第一阵列方式排布的多个第一vcsel单元；以及，第二vcsel芯片，所述第二vcsel芯片包括以第二阵列方式排布的多个第二vcsel单元，其中，所述第一vcsel芯片和所述第二vcsel芯片背对设置，以使得所述第一vcsel芯片的激光出射方向与所述第二vcsel芯片的激光出射方向相反，其中，所述第一vcsel芯片与所述第二vcsel芯片共用负极导电层。这样，所述组合式vcsel芯片，在结构层面集成了不同型号的vcsel芯片，以具有不同型号的vcsel芯片的优势，且具有相对较小的厚度尺寸。

在介绍了本申请的基本原理之后，下面将参考附图来具体介绍本申请的各种非限制性实施例。

实施例1

本申请发明人研究了不同型号的芯片在结构层面的一致性，提出了在结构层面上将不同型号的芯片集成的技术方案，以使得所述组合式芯片具有不同类型的vcsel芯片的多重优势，并且，通过在结构层面的优化，所述组合式芯片具有一体紧凑结构，尤其是具有相对较小的厚度尺寸，满足当下终端设备薄型化的发展趋势。这里，在本申请实施例中，不同型号的芯片，包括同一类型但参数不同的芯片和不同型号的芯片，其中，同一类型但参数不同的芯片，例如，功率不同的tofvcsel芯片、功率不同的散斑结构光芯片等；不同型号的芯片，例如，tofvcsel芯片和散斑结构光芯片。

以下以所述组合式芯片集成第一vcsel芯片和第二vcsel芯片为示例，说明本申请实施例的所述组合式芯片，其中，所述第一vcsel芯片和所述第二vcsel芯片为不同型号的芯片。

图3图示了根据本申请实施例的组合式vcsel芯片的示意图，如图3所示，所述组合式芯片，包括第一vcsel芯片10和第二vcsel芯片20，其中，所述第一vcsel芯片10和所述第二vcsel芯片20背对设置，以使得所述第一vcsel芯片10的激光出射方向与所述第二vcsel芯片20的激光出射方向相反。所述第一vcsel芯片10包括以第一阵列方式排布的多个第一vcsel单元11，所述第二vcsel芯片20包括以第二阵列方式排布的多个第二vcsel单元21。特别地，所述第一vcsel芯片10与所述第二vcsel芯片20共用负极导电层30，通过这样的方式，在结构层面上将不同型号的vcsel芯片进行集成。

应注意到，在本申请实施中，所述第一vcsel芯片10和所述第二vcsel芯片20为正面出光的vcsel芯片，即，所述第一vcsel芯片10和所述第二vcsel芯片20的出光面形成于正面，所述负极导电层30形成所述vcsel芯片10,20的背面。

为了说明所述第一vcsel芯片10和所述第二vcsel芯片20的出光原理，对所述第一vcsel单元11和所述第二vcsel单元21的结构进行说明。图4图示了根据本申请实施例的所述组合式vcsel芯片中各vcsel单元的示意图，如图4所示，所述第一，第二vcsel单元11，21(所述第一vcsel单元11和所述第二vcsel单元在结构上一致)，自下而上包括负电极09、衬底01、缓冲层02、n型掺杂的dbr03、有源区04、限制层05、p型掺杂的dbr06、欧姆接触层07和正电极08，其中，所述有源区04被夹设在所述p型掺杂的dbr06和所述n型掺杂的dbr03之间，以形成共振腔。应可以理解，各所述vcsel单元的负电极相互连接，以形成所述第一vcsel芯片10的负极导电层30和所述第二vcsel芯片20的负极导电层30；各所述vcsel单元的正电极相互连接，形成所述第一vcsel芯片10的正极导电层40和所述第二vcsel芯片20的额正极导电层40。

在工作过程中，只需要满足以下两个条件，所述vcsel单元就能实现激光激发：(1)粒子数反转过程：在所述有源区04内存在粒子数反转，使激光媒质提供的增益足够超过损耗的情况下，当电流通过所述负电极09和所述正电极08注入时，光强将持续增加，处于高能态导带底的电子跃迁到处于低能带时，随着特定波长的光在所述p型掺杂的dbr06和所述n型掺杂的dbr03之间来回反射，放大过程不断重复，便形成了激光；(2)谐振腔：由所述p型掺杂的dbr06和所述n型掺杂的dbr03和增益介质组成的，是产生激光的主要条件之一，谐振腔的主要作用在于在所述有源区04内产生的光，在所述p型掺杂的dbr06和所述n型掺杂的dbr03之间来回反射时，形成多次光能反馈提供一个空腔，是受激辐射在其中得到多次反馈而形成激光振荡。在被导通后，所述vcsel单元所投射的激光会在空间上产生的一组干涉条纹。

值得一提的是，在本申请实施例中，所述vcsel单元11，21的各层材料的选型并不为本申请所局限，例如，所述衬底01可包括但不限于硅衬底，蓝宝石衬底和砷化钾衬底等；所述p型掺杂的dbr06和所述n型掺杂的dbr03的材料，包括但不限于：ingaasp/inp、algainas/alinas、algaassb/alassb、gaas/algaas、si/mgo和si/al2o3等。

应可以理解，按照正常的结构配置，所述第一vcsel芯片10和所述第二vcsel芯片20分别具有其各自的负极导电层30，然而，在本申请实施例中，由于所述第一vcsel芯片10和所述第二vcsel芯片20背对设置，即，所述第一vcsel芯片10的负极导电层30和所述第二vcsel芯片20的负极导电层30相叠合，因此，在结构层面上，所述第一vcsel芯片10和所述第二vcsel芯片20的负极导电层30能够集成共用，也就是，在本申请实施例中，所述组合式vcsel芯片仅包括一个共同的负极导电层30。应可以理解，通过这样的方式，所述组合式芯片的厚度尺寸能够得以缩减，并且，由于所述组合式芯片中所述第一vcsel芯片10和所述第二vcsel芯片20叠合设置，因此，所述组合式芯片在水平方向上的占用面积也相对较小，也就是，所述组合式芯片在水平方向的尺寸和厚度方向上的尺寸相较于现有的技术方案都能够得以优化。

图5图示了根据本申请实施例的所述组合式vcsel芯片的俯视图。图6图示了根据本申请实施例的所述组合式vcsel芯片的仰视示意图。如图5所示，在该示例中，所述第一vcsel芯片10被实施为tofvcsel芯片，其所包括的多个第一vcsel单元11以规则的方式阵列排布；如图6所示，在该示例中，所述第二vcsel芯片20被实施为结构光vcsel芯片，其所包括的多个第二vcsel单元21以特定的编码方式阵列排布。也就是，在该示例中，所述第一vcsel芯片10和所述第二vcsel芯片20为不同类型的vcsel芯片，因此，所述组合式芯片能够可选择地基于不同应用场景的需求启动所述第一vcsel芯片10和/或所述第二vcsel芯片20，例如，在需要较高的测量精度的应用场景中，可启动所述第二vcsel芯片20，关闭所述第一vcsel芯片10；在测量距离较远时，可启动所述第一vcsel芯片10，关闭所述第二vcsel芯片20。

值得一提的是，在该示例中，所述第一vcsel芯片10和所述第二vcsel芯片20也可以被实施为同一类型但具有不同的参数(例如，不同功率)的vcsel芯片，对此，并不为本申请所局限。

在制备过程中，可通过mocvd工艺(metal-organicchemicalvapordeposition，金属有机化合物化学气相沉淀工艺)或者其他金属生长工艺形成所述第一vcsel芯片10和所述第二vcsel芯片20的外延结构(所述外延结构，包括如上所述的衬底01、缓冲层02、n型掺杂的dbr03、有源区04、限制层05、p型掺杂的dbr06和欧姆接触层07)；然后，通过光刻或其他蚀刻工艺对所述外延结构进行处理，以形成所述第一vcsel芯片10和所述第二vcsel芯片20的台面结构；接着，通过蒸镀工艺在所述台面结构上形成正极导电层40，以获得不具有负极导电层30的所述第一vcsel芯片10和所述第二vcsel芯片20；然后，将不具有负极导电层30的所述第一vcsel芯片10和所述第二vcsel芯片20背对设置，接着，通过金属生长工艺在不具有负极导电层30的所述第一vcsel芯片10和所述第二vcsel芯片20之间形成所述负极导电层30，以通过所述负极导电层30将所述第一vcsel芯片10和所述第二vcsel芯片20在结构层面进行整合。

值得一提的是，本领域普通技术人员应知晓，在vcsel领域中，还存在背面出光的vcsel芯片(即，出光面形成于所述vcsel芯片的背面)，相应地，基于本申请的发明构思，可类似地将背面出光的第一vcsel芯片10和第二vcsel芯片20背对设置，以使得所述第一vcsel芯片10的激光出射方向与所述第二vcsel芯片20的激光出射方向相反，并且，在结构层面上，所述第一vcsel芯片10和所述第二vcsel芯片20共用正极导电层40，即，所述第一vcsel芯片10和所述第二vcsel芯片20通过共用正极导电层40在结构层面上实现整合。

综上所述，基于本申请实施例的组合式vcsel芯片被阐明，其在结构层面集成了不同型号的vcsel芯片，以具有不同型号的vcsel芯片的优势，且具有相对较小的厚度尺寸。

实施例2

如图7所示，基于本申请另一实施例的组合式vcsel芯片被阐明，其中，实施例2中所示意的所述组合式vcsel芯片相较于实施例1在结构层面上进一步得以优化，以解决大功率的vcsel芯片散热的技术难题。

如图7所示，在本申请实施例中，所述第一vcsel芯片10和所述第二vcsel芯片20在结构层面上仍共用所述负极导电层30。为了解决散热的难题，采用“分区点亮”的电连接方案。具体来说，如图7至图9所示，在本申请实施例中，所述负极导电层30包括第一电导通图案31和第二电导通图案32，所述第一电导通图案31电连接于所述多个第一vcsel单元11中的第一子集和电连接于所述多个第二vcsel单元21中的第三子集；以及，所述第二电导通图案32电连接于所述多个第一vcsel单元11中的第二子集和电连接于所述多个第二vcsel单元21中的第四子集。

特别地，所述第一子集和所述第二子集，以及，所述第三子集和所述第四子集存在两种关系：所述第一子集和所述第二子集中没有共同的所述第一vcsel单元11，所述第三子集和所述第四子集中没有共同的所述第二vcsel单元21；或者，所述第一子集包括所述第二子集中所有的所述第一vcsel单元11，所述第三子集包括所述第四子集中所有的所述第二vcsel单元21。也就是，要么所述第一子集和所述第二子集之间没有交集，所述第三子集和所述第四子集之间没有交集，要么所述第一子集完全包括所述第二子集，所述第三子集完全包括第四子集。

当然，在本申请其他示例中，所述负极导电层30还可以包括更多的电导通图案，以将所述第一vcsel芯片10和所述第二vcsel芯片20分成更多区域，例如，所述负极导电层30，还可以进一步包括第三电导通图案33，所述第三电导通图案33电连接于所述多个第一vcsel单元11中的第五子集和电连接于所述多个第二vcsel单元21中的第七子集。

应可以理解，通过所述负极导电层30可将所述第一vcsel芯片10和所述第二vcsel芯片20分成不同的区域，即，所述第一vcsel芯片10和所述第二vcsel芯片20可实现分区点亮，从而所述组合式vcsel芯片能够基于实际应用场景的需求可选择地调整所述第一vcsel芯片10和所述第二vcsel芯片20的实际工作vcsel单元的数量，以降低功耗以解决散热的难题。

应可以理解，由于所述负极导电层30形成于所述第一vcsel芯片10和所述第二vcsel芯片20的背面，因此，无论所述负极导电层30的布线线路和走向结构如何复杂，其皆不会影响所述第一vcsel芯片10和所述第二vcsel芯片20的正常出光。

并且，为了实现“分区点亮”的技术目的，所述第一vcsel芯片10中多个第一vcsel单元11和所述第二vcsel芯片20中多个第二vcsel单元21应相互之间电隔离。如图7所示，在本该示例中，所述第一vcsel芯片10具有分别形成于每两个所述第一vcsel单元11之间的隔离槽100，每一所述隔离槽100分别从所述衬底01向上延伸并贯穿所述衬底01和所述n型掺杂的dbr03并抵至所述正极导电层40的底部，以使得所述第一vcsel芯片10中各第一vcsel单元11之间相互电隔离；相应地，所述第二vcsel芯片20具有分别形成于每两个所述第二vcsel单元21之间的隔离槽100，每一所述隔离槽100分别从所述衬底01向上延伸并贯穿所述衬底01和所述n型掺杂的dbr03并抵至所述正极导电层40的底部，以使得所述第二vcsel芯片20中各所述第二vcsel单元21之间相互电隔离。

在制备过程中，可通过如下制备工艺制备所述组合式芯片，首先包括制备不包括所述负极导电层30的所述第一vcsel芯片10和所述第二vcsel芯片20，该过程包括：首先，形成外延结构，所述外延结构自下而上依次包括衬底01、n型掺杂的dbr03、有源区04、限制层05、p型掺杂的dbr06和欧姆接触层07；记着，通过蚀刻工艺在所述外延结构上形成多个台面结构，每一所述台面结构自下而上包括所述有源区04、所述限制层05、所述p型掺杂的dbr06和所述欧姆接触层07，其中，所述欧姆接触层07包括形成于其上表面的顶部电接触区；然后，通过氧化工艺氧化各所述台面结构的所述限制层05，以使得所述限制层05具有特定孔径的开孔；接着，在所述台面结构上沉积介电绝缘层，其中，所述介电绝缘层覆盖所述衬底的上表面、所述台面结构的底部区域、以及所述欧姆接触层07中除了所述顶部电接触区之外的其他区域；继而，在所述欧姆接触层07的上表面形成正极导电层40；然后，蚀刻所述衬底01和所述n型掺杂的dbr03以在每两个所述台面结构之间形成隔离槽100，以通过所述隔离槽100分隔形成多个vcsel单元，其中，所述隔离槽100分别从所述衬底01向上延伸并贯穿所述衬底01和所述n型掺杂的dbr03并抵至所述正极导电层40的底部。

在形成不包括所述负极导电层30的所述第一vcsel芯片10和所述第二vcsel芯片20后，进一步地在所述第一vcsel芯片10和所述第二vcsel芯片20之间形成所述负极导电层30，以通过所述负极导电层30将所述第一vcsel芯片10和所述第二vcsel芯片20在结构层面上进行整合。

当然，在本申请其他示例中，还能够以其他方式实现将所述第一vcsel芯片10中多个第一vcsel单元11之间和所述第二vcsel芯片20中多个第二vcsel单元21之间进行电隔离。图10图示了根据本申请另一实施例的所述组合式vcsel芯片的变形实施的剖面示意图。如图10所示，在该变形实施例中，所述第一vcsel芯片10进一步包括掺杂地形成于每两个所述第一vcsel单元11之间的隔离介质，所述隔离介质延伸于所述第一vcsel单元11的所述衬底和所述n型掺杂的dbr，以使得所述第一vcsel芯片10中各第一vcsel单元11之间相互电隔离；所述第二vcsel芯片20进一步包括掺杂地形成于每两个所述第二vcsel单元21之间的隔离介质100a，所述隔离介质100a延伸于所述第二vcsel单元21的所述衬底和所述n型掺杂的dbr，以使得所述第二vcsel芯片20中各第二vcsel单元21之间相互电隔离。特别地，所述隔离介质100a选自h、he、c、o、n的高能的任意一种或几种组合注入掺杂，能量mev级别，剂量10^11-15。

在制备过程中，可通过如下制备工艺制备所述组合式芯片，首先包括制备不包括所述负极导电层30的所述第一vcsel芯片10和所述第二vcsel芯片20，该过程包括：首先形成外延结构，所述外延结构自下而上依次包括衬底01、n型掺杂的dbr03、有源区04、限制层05、p型掺杂的dbr06和欧姆接触层07；然后，通过蚀刻工艺在所述外延结构上形成多个台面结构，每一所述台面结构自下而上包括所述有源区04、所述限制层05、所述p型掺杂的dbr06和所述欧姆接触层07，其中，所述欧姆接触层07包括形成于其上表面的顶部电接触区；接着，通过氧化工艺氧化各所述台面结构的所述限制层05，以使得所述限制层05具有特定孔径的开孔；继而，在每两个所述台面结构之间注入隔离介质100a，其中，所述隔离介质100a掺杂地形成于所述衬底01和所述n型掺杂的dbr03；然后，在所述台面结构上沉积介电绝缘层，其中，所述介电绝缘层覆盖所述衬底01的上表面、所述台面结构的底部区域、以及所述欧姆接触层07中除了所述顶部电接触区之外的其他区域；接着，在所述欧姆接触层07的上表面形成正极导电层40，其中，所述正极导电层40电连接于所有所述台面结构的所述顶部电接触区。

在形成不包括所述负极导电层30的所述第一vcsel芯片10和所述第二vcsel芯片20后，进一步地在所述第一vcsel芯片10和所述第二vcsel芯片20之间形成所述负极导电层30，以通过所述负极导电层30将所述第一vcsel芯片10和所述第二vcsel芯片20在结构层面上进行整合。

并且，在本申请实施例中，所述第一vcsel芯片10和所述第二vcsel芯片20同样为不同型号的芯片，其包括同一类型但参数不同的芯片和不同型号的芯片，例如，所述第一vcsel芯片10和所述第二vcsel芯片20为同一类型的vcsel芯片，且具有不同的功率，或者，所述第一vcsel芯片10为tofvcsel芯片，所述第二vcsel芯片20为结构光vcsel芯片。

综上，基于本申请实施例的所述组合式vcsel芯片被阐明，其在结构层面集成了不同型号的vcsel芯片，以具有不同型号的vcsel芯片的优势，且具有相对较小的厚度尺寸。

以上结合具体实施例描述了本申请的基本原理，但是，需要指出的是，在本申请中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。

本申请中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。

还需要指出的是，在本申请的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本申请的等效方案。

提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本申请。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本申请的范围。因此，本申请不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。

为了例示和描述的优势已经给出了以上描述。此外，此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。