半导体装置以及半导体装置的制造方法与流程

本发明涉及半导体装置以及半导体装置的制造方法，特别是涉及能够兼得形成在布线上的端子的连接可靠性和导电性的半导体装置以及半导体装置的制造方法。

背景技术：

以往，作为与端子的可靠性相关的文献，例如已知有专利文献1所公开的半导体晶片。专利文献1所公开的半导体晶片，在形成于该半导体晶片的焊料凸块下方铺设有由防扩散层和接合层构成的阻挡金属层，接合层被分割为多个。在专利文献1中，由于接合层被分割为多个，所以接合层的热膨胀降低，其结果是，能够降低基于阻挡金属层与钝化膜的热膨胀系数差而在钝化膜产生的应力，并能够防止在钝化膜产生剥离、裂缝。

另一方面，作为将由特定的材料构成的端子与由特定的材料构成的焊料焊接时的连接可靠性作为问题的现有技术，已知有专利文献2所公开的焊接材料。专利文献2所公开的焊接材料的特征在于，为了抑制柯肯德尔空洞(kirkendalvoid)的产生，是包含sn、cu6sn5金属间化合物以及cu的焊接材料，且具有sn、cu6sn5金属间化合物以及cu分散地存在的结构，在焊接时cu实际上全部与sn及其它物质形成化合物。柯肯德尔空洞是指在金属与金属焊接时，由于因相互扩散的不均衡而产生的原子空位(晶格缺陷)不消失并聚集而产生的空隙。在sn与cu的界面的情况下，sn的扩散相对于cu的扩散较少，所以认为在金属间化合物与cu界面聚集空位。

专利文献1：日本特开平9－129680号公报

专利文献2：日本特开2019－141908号公报

在这里，参照图5，对在柱状形状的端子(以下，称为“端子”)上形成焊料凸块的情况下的连接可靠性以及导电性进行说明。在图5中，示出端子的材料为铜(以下，称为“cu”)，焊料凸块的材料为银锡(以下，称为“sn－ag”)的情况下的例子。以下，将包含端子和形成在该端子上的焊料凸块的结构称为“柱状体”。图5的(a)示出不配置阻挡金属而直接在端子19上形成焊料凸块12的情况下的柱状体的结构，图5的(b)示出在端子19与焊料凸块12之间作为阻挡金属配置了镍(以下，称为“ni”)层20的情况下的柱状体的结构。

在图5的(a)所示的柱状体的情况下，存在产生由柯肯德尔空洞引起的空隙25的可能性。若产生柯肯德尔空洞，则存在端子19与焊料凸块12的界面变脆，而连接可靠性降低的担忧。另一方面，图5的(b)示出为了抑制空隙25的产生，而经由作为阻挡金属的ni连接端子19与焊料凸块12的情况下的柱状体。在图5的(b)所示的柱状体的情况下，存在使形成于半导体装置的电路元件(器件)的性能降低的担忧。这是因为由于镍的存在，而端子19的导电性降低。

即，在半导体装置中形成柱状体的情况下，为了提高导电性需要进行无镍化，另一方面为了提高连接可靠性需要阻挡金属的存在。一般而言同时解决两个目的很难，但若能够实现兼得连接可靠性和导电性的柱状体则很方便。

技术实现要素：

本发明基于上述的情况，目的在于提供一种在布线上形成包含由铜构成的端子、和由银锡构成的焊料凸块的电极的情况下，能够兼得端子与焊料凸块之间的连接可靠性和导电性的半导体装置、以及半导体装置的制造方法。

为了解决上述技术问题，本发明的半导体装置是包含与电路元件电连接，并且具备隔着镍层形成由银锡构成的焊料凸块的形成面并且使用铜形成的端子的半导体装置，上述镍层形成于上述形成面上的部分区域。

为了解决上述课题，本发明的其它方式的半导体装置包含：端子，与电路元件电连接并且使用铜形成；镍层，形成于上述端子的上表面的部分区域；以及焊料凸块，由银锡形成，并被形成于在上述上表面露出的铜以及上述镍层的上部。

为了解决上述课题，本发明的半导体装置的制造方法包含：在半导体晶圆上形成电路元件的工序，上述电路元件包含布线，在上述布线的一部分包含使上述布线露出到外部的开口部；在上述开口部形成由铜构成的端子的工序；以及在上述端子的上表面的一部分形成镍层的工序。

根据本发明，起到能够提供当在布线上形成包含由铜构成的端子、和由银锡构成的焊料凸块的电极的情况下，能够兼得端子与焊料凸块之间的连接可靠性和导电性的半导体装置、以及半导体装置的制造方法这样的效果。

附图说明

图1是表示实施方式的半导体装置的结构的一个例子的背面俯视图。

图2的(a)是表示实施方式的半导体装置的没有再布线的情况下的柱状体的结构的一个例子的剖视图，图2的(b)是表示实施方式的半导体装置的有再布线的情况下的柱状体的结构的一个例子的剖视图。

图3的(a)是表示第一实施方式的柱状体的结构的一个例子的剖视图，图3的(b)是表示第一实施方式的变形例的柱状体的结构的一个例子的剖视图。

图4是表示第二实施方式的柱状体的结构的一个例子的剖视图。

图5的(a)、图5的(b)是表示比较例的柱状体的结构的剖视图。

附图标记说明

10…半导体装置，11…电路元件区域，12…焊料凸块，13…焊盘，14…布线，15…半导体基板，17…绝缘膜，18…种子层，19…端子，20…镍层，21…下层绝缘膜，22…种子层，23…布线，24…表层绝缘膜，25…空隙，30、30a、30b、30c…柱状体，d…距离，s…上表面，e…端部。

具体实施方式

以下，参照附图对本发明的实施方式进行详细说明。在以下的说明中，例示将本发明的半导体装置应用于csp(chipsizepackage：芯片级封装)，并在该csp的电路面形成端子的情况进行说明。

[第一实施方式]

图1示出作为本实施方式的csp的半导体装置10的背面的俯视图。如图1所示，半导体装置10构成为包含：电路元件区域11、焊料凸块12、焊盘13、以及布线14。

电路元件区域11是配置有用于实现作为半导体装置10的目的的功能的晶体管、二极管等有源器件、电阻、电容器等无源器件的区域。

焊盘13是由导电体形成的与外部的连接区域，通过由导电体形成的省略图示的布线与电路元件区域11连接。布线14是由导电体形成的所谓的再布线，与焊盘13和省略图示的与外部的连接用的端子连接。焊料凸块12是设置在该端子上的将半导体装置10安装于印刷板等的情况下的焊接部件。此外，虽然在本实施方式中，例示具备焊料凸块12的方式的半导体装置10进行说明，但是并不限于此，也可以是不具备焊料凸块12，而后述的端子露出的方式的半导体装置10。

在这里，结束工艺处理的晶圆的半导体电路表面的焊盘(相当于焊盘13)通过钝化层的开口部开放。在通常的封装中，通过粘接等将通过切割晶圆而获取的裸芯片与印刷板等搭载面连接。另一方面，在csp中在切割前在芯片之上构建连接结构。即，在半导体电路表面的焊盘形成导电体的再布线层(相当于布线14)，并利用密封树脂密封表面，剩下再布线层上的连接部(后述的端子)。根据需要，在连接部形成半球状的焊料凸块(相当于焊料凸块12)等。

接下来，参照图2对半导体装置10中的连接结构进行说明。在半导体装置10中，在电路面的规定位置形成柱状体(端子与焊料凸块的复合体)，但该柱状体的形成方法有两种。即，图2的(a)所示的在焊盘13的正上部形成柱状体的第一形成方法、和图2的(b)所示的形成在从焊盘13引出的作为再布线的布线23的上部的第二形成方法两种。换句话说，第一形成方法是不使用再布线的形成方法，第二形成方法是使用再布线的形成方法。

参照图2的(a)，对第一形成方法进行说明。如图2的(a)所示，在第一形成方法中，构成为包含：形成于半导体基板15的电路面的焊盘13和绝缘膜17、以及形成于焊盘13的上部的柱状体30。对于半导体基板15的材料并不特别限定，在本实施方式中使用硅(si)基板。绝缘膜17例如使用氮化硅膜(sin膜)、或者氧化硅膜(sio2膜)来形成。焊盘13例如由铝(al)形成，在焊盘13的区域的一部分设置有绝缘膜17的开口。也有在焊盘13与柱状体30之间形成种子层18的情况。种子层18是后工序的电镀处理中的导体，例如为钛(ti)与铜(cu)的层叠结构。

柱状体30具备：端子19、焊料凸块12、以及形成在端子19的上表面与焊料凸块12之间的镍层20。在本实施方式中，利用cu形成端子19，并利用sn－ag形成焊料凸块12。在半导体装置10中，在端子19的上表面的一部分形成有镍层20，后述其具体的形成方法。

参照图2的(b)，对第二形成方法进行说明。如图2的(b)所示，由于半导体基板15、焊盘13、以及绝缘膜17的结构与上述第一形成方法相同，所以以与第一形成方法相同的方法形成。在第二形成方法中，进一步在绝缘膜17的上部形成有下层绝缘膜21，并在下层绝缘膜21的上部形成有作为再布线的布线23，并在布线23的上部形成有表层绝缘膜24。也有在布线23与下层绝缘膜21之间配置有种子层22的情况。由于柱状体30的结构与上述第一形成方法相同，所以省略说明。

接下来，对本实施方式的柱状体30的结构进行详细说明。如上述那样，在本实施方式的柱状体30中，使用cu作为端子19的材料，并使用sn－ag作为焊料凸块12的材料。如上述那样，在这样的材料的组合中，伴随着柯肯德尔空洞的抑制和无镍化的端子19与焊料凸块12之间的连接可靠性与导电性的兼容性成为问题。因此，在本实施方式中，不是在端子19的上表面的整个面形成镍层20，而是限定于部分区域形成镍层20。

参照图3，包括镍层20的形成方法对本实施方式的半导体装置10所具备的柱状体30a进行具体说明。图3的(a)示出本实施方式的柱状体30a的形成方法的一个例子。图3的(a)的＜1＞示出柱状体30a的俯视图，图3的(a)的＜2＞示出剖视图。另外，在图3的(a)的＜1＞中省略了焊料凸块12的图示。如图3的(a)的＜1＞所示，端子19的上表面s为圆形形状。此外，上表面s的形状并不限于圆形形状，例如也可以是矩形形状。如图3的(a)的＜1＞所示，在本实施方式中，将镍层20的形状设为与上表面s同心且直径比上表面小的圆形形状。换句话说，在包含上表面s的中央的一定的区域，焊料凸块12与端子19隔着镍层20连接，在包含上表面s的周围的一定的区域，焊料凸块12与端子19直接连接。

图3的(a)的＜2＞所示的黑圆示意性地表示空隙25。由于在包含上表面s的周边的一定的区域，焊料凸块12与端子19直接连接，所以存在产生柯肯德尔空洞的可能性。此外，空隙25概念性地表示存在产生该柯肯德尔空洞的可能性的位置，并不意味着一定产生。如图3的(a)所示，在本实施方式中，由于限定了焊料凸块12与端子19直接连接的区域，所以即使产生了柯肯德尔空洞也几乎不会给连接性带来影响。

相对于上述上表面s的周边部分，在中央部分，如图3的(a)的＜2＞所示，焊料凸块12隔着镍层20与端子19连接。因此，在原理上不易产生空隙25。另一方面，虽然假定镍层20的导电性成为问题，但由于镍层20占据上表面s的比例被限制，所以与上述比较例的技术相比较，导电性的问题是有限的。

进一步，在通过柱状体30a的信号为交流信号的情况下，由于趋肤效应，如图3的(a)的＜3＞所示，该信号的电流is沿着柱状体的侧面流动，不隔着镍层20流动的电流增多，所以能够缓和导电性的问题。并且，由于频率越高电流is越集中于柱状体30的侧面，所以能够减小从端子19的侧面到镍层20的距离d。换句话说，也可以根据在柱状体30a中流动的交流信号的频率，来决定距离d。

接下来，对本实施方式的半导体装置10的制造方法进行说明。此外，在以下的说明中，在半导体基板15的电路面，完成到焊盘13、绝缘膜17的形成，即，针对晶圆的工艺处理完成，处于再布线工序前的阶段。

首先，形成下层绝缘膜21。即，在电路面形成成为绝缘膜的例如热固化性的材料，并通过光刻进行图案化。之后执行热固化。

接下来，在下层绝缘膜21的上部形成再布线亦即布线23。即，在电路面形成成为种子层22的导体，并通过光刻进行图案化。之后，在电路面涂覆抗蚀剂形成掩膜，并进行基于cu的电镀形成布线23。之后，除去所使用的抗蚀剂以及种子层。

接下来，形成表层绝缘膜24。即，在电路面形成成为绝缘膜的例如热固化性的材料，并通过光刻进行图案化。之后执行热固化。

接下来，形成端子19。即，在形成了种子层18之后，通过第一光刻实施镀cu，在种子层18上形成端子19。之后，通过第二光刻实施镀ni，在端子19上形成镍层20。在本实施方式中，如上述那样，限定于端子19的上表面s的一部分形成镍层20。之后，除去用于掩膜的抗蚀剂。

接下来，形成焊料凸块12。即，在电路面印刷焊料(在本实施方式中是sn－ag)并进行回流，并除去在本工序中所使用的抗蚀剂、种子层。此外，在不使用焊料凸块12而直接开放端子19的方式的半导体装置10中，省略本工序。

在这里，现有技术的半导体装置的制造方法与本实施方式的半导体装置10的制造方法的不同在于：在本实施方式的半导体装置10的制造方法中包含在现有技术的半导体装置的制造方法中没有的第二光刻这一点。这是因为为了将镍层20限定地形成于端子19的上表面的一部分，而需要将镍层20图案化为与上表面s不同的形状。

此外，上述的半导体装置10的制造方法是有作为再布线的布线23的情况下的制造方法，没有布线23的情况下的制造方法省略上述制造方法中的下层绝缘膜21的形成、布线23的形成、表层绝缘膜24的形成，进行形成端子19以后的工序即可。

＜第一实施方式的变形例＞

参照图3的(b)，对本实施方式的半导体装置10所具备的柱状体30b进行说明。图3的(b)示出本实施方式的柱状体30b的形成方法的一个例子。图3的(b)的＜1＞示出柱状体30b的俯视图，图3的(b)的＜2＞示出剖视图。另外，在图3的(b)的＜1＞中，省略焊料凸块12的图示。如图3的(b)的＜1＞所示，在本实施方式中，将镍层20形成为呈与上表面s同心的圆环形状(甜甜圈形状)。此时，配置成圆环形状的周围沿着端子19的周围。而且，在该圆环形状的孔的部分，焊料凸块12与端子19直接连接。

因此，在包含上表面s的中央在内的一定区域，根据与上述第一实施方式相同的理由，导电性的问题被缓和。另一方面，在包含上表面s的周边部在内的一定区域，根据与上述第一实施方式相同的理由，连接可靠性的问题被缓和。在这里，通过实验、模拟等进行研究的结果发现：在图3的(b)的＜3＞所示的端部e柱状体30的连接可靠性特别成为问题的情况较多。即，可知若对经由柱状体安装有半导体装置的印刷板等执行温度循环，则特别是由于端部e的附近的状态而产生连接不良的比例较多。认为这是因为应力集中在端部e的附近。对于这一点，在本实施方式中由于成为在端部e附近难以产生空隙25的结构，所以能够有效地抑制由空隙25引起的柱状体的强度劣化。

[第二实施方式]

参照图4，对本实施方式的半导体装置10所具备的柱状体30c进行说明。图4的(a)示出柱状体30c的剖视图，图4的(b)示出俯视图。图4的(a)所示的剖视图是沿着图4的(b)所示的a－a’线切断的剖视图。

如图4的(b)所示，在柱状体30c中，将没有镍层20的区域形成为俯视时呈十字，其结果成为在四个方向上配置有呈1/4圆形状的镍层20的方式。通过这样的结构，与上述实施方式同样，也能够兼得端子与焊料凸块之间的连接可靠性和导电性。

即，虽然在上述各实施方式中，配置成镍层20占据连续的一定区域，但也可以如本实施方式的柱状体30c那样，使镍层20分散地配置成岛状。虽然镍层20占据上表面s的比例成为问题，但也可以例如基于重视连接可靠性和导电性中的哪一个来决定该比例。作为一个例子，在重视连接可靠性的情况下，通过实验、模拟等研究的结果可知：该比例为1/3以上(当然小于1)即可。

此外，在上述各实施方式中，例示呈柱状形状的端子进行了说明，但并不限定于此，例如也能够应用于在形成于由cu构成的布线的一部分的电极焊盘形成焊料凸块12的情况。即，在隔着镍层20在形成于布线的一部分的cu电极焊盘形成sn－ag的焊料凸块12的情况下，也将镍层限定地形成于电极焊盘的一部分。由此，在电极焊盘的情况下，也能够兼得电极焊盘与焊料凸块之间的连接可靠性和导电性。