制造半导体器件的方法与流程

相关申请的交叉引用

于2020年2月27日提交的日本专利申请no.2020-031649的公开内容(包括说明书、附图和摘要)，通过整体引用并入本文。

本发明涉及一种半导体器件及其制造方法，更特别地，本发明可以适用于半导体芯片，该半导体芯片具有经过晶片测试过程的非易失性存储器以及凸块电极，该凸块电极与非易失性存储器电连接并且还包括锡(sn)，并且本发明可以适用于半导体芯片的制造方法。

背景技术：

下面列出了公开的技术。

[专利文献1]日本未审查专利申请公开no.2009-246218

[专利文献2]日本未审查专利申请公开no.2016-92305

[专利文献3]日本未审查专利申请公开no.2020-17642

存在一种包括焊盘的半导体芯片，该焊盘具有待与探针接触的区域以及经由通过使用电镀法而形成的导电膜在其上形成凸块电极的区域(例如，参见专利文献1的图34)。此外，为了避免在形成包括有机材料的绝缘膜时，由于热处理(加热温度)而导致被写入到存储器电路的数据消失，还存在一种制造半导体器件的方法，该方法包括：在通过对有机材料执行热处理而形成绝缘膜之后，使探针与焊盘的表面接触，并将数据写入到存储器电路(例如，参见专利文献2的图3)。此外，还存在一种包括半导体衬底的半导体芯片，在该半导体衬底上形成绝缘膜，该绝缘膜具有露出待与探针接触的区域的开口部分，以及露出通过使用电镀法在其上形成导电膜的区域的开口部分(例如，参见专利文献3的图13)。

技术实现要素：

本发明人已经研究了半导体芯片的小型化(具体地，“变薄”)，该半导体芯片具有经受晶片测试过程的非易失性存储器，以及与非易失性存储器电连接并且还包括锡(sn)的凸块电极。另外，本发明人发现，根据半导体芯片的小型化，存在在晶片测试过程中被写入到非易失性存储器的数据会丢失的可能性。

根据本说明书的描述和附图，其他目的和新颖特征将变得显而易见。

下面将简要描述本申请中公开的典型实施例。

根据一个实施例的制造半导体器件的方法，包括：(a)提供半导体晶片，该半导体晶片包括非易失性存储器、焊盘和包括有机材料的绝缘膜。在此，焊盘的表面具有第一区域和第二区域。并且，通过对有机材料执行第一热处理来形成绝缘膜。而且，该方法包括：(b)在(a)之后，使探针与位于第二区域中的焊盘的表面接触，并将数据写入到非易失性存储器。而且，该方法包括：(c)在(b)之后，对半导体晶片执行第二热处理，并且检查其中被写入数据的非易失性存储器。在此，第二热处理的温度低于第一热处理的温度。并且，每一次的第二热处理的时间比每一次的第一热处理的时间长。而且，该方法包括：(d)在(c)之后，通过使用电镀法在位于第一区域中的焊盘的表面上形成阻挡层。而且，该方法包括：(e)在(d)之后，通过使用电镀法在阻挡层上形成第一焊料材料。此外，该方法包括：(f)在(e)之后，通过对第一焊料材料执行第三热处理，在位于第一区域中的焊盘的表面上经由阻挡层形成凸块电极。在此，第三热处理的温度低于第一热处理的温度。并且，每一次的第三热处理的时间比每一次的第二热处理的时间短。

另外，根据另一个实施例的制造半导体器件的方法包括：(a)提供半导体晶片，该半导体晶片包括非易失性存储器、焊盘和包括有机材料的绝缘膜。在此，焊盘的表面具有第一区域和第二区域。并且，通过对有机材料执行第一热处理来形成绝缘膜。并且，第一热处理的温度为300℃至400℃。此外，每一次的第一热处理时间为30分钟至2小时。而且，该方法包括：(b)在(a)之后，使探针与位于第二区域中的焊盘的表面接触，并将数据写入到非易失性存储器。而且，该方法包括：(c)在(b)之后，对半导体晶片执行第二热处理，并且检查其中被写入数据的非易失性存储器。在此，第二热处理的温度为200℃至280℃。并且，每一次的第二热处理的时间是6小时至50小时。而且，该方法包括：(d)在(c)之后，通过使用电镀法在位于第一区域中的焊盘的表面上形成导电膜。而且，该方法包括：(e)在(d)之后，通过使用电镀法在导电膜上形成第一焊料材料。而且，该方法包括：(f)在(e)之后，通过对第一焊料材料执行第三热处理，在位于第一区域中的焊盘的表面上经由导电膜形成凸块电极。在此，第三热处理的温度为100℃至270℃。并且，每一次的第三热处理的时间为数十秒至5分钟。此外，该方法包括：(g)在(f)之后，通过切割半导体晶片来获得具有凸块电极、导电膜、焊盘和非易失性存储器的半导体芯片。

根据一个实施例中的制造半导体器件的所述方法，可以提高所述半导体器件的可靠性。

根据另一实施例中的制造半导体器件的所述方法，可以提高所述半导体器件的可靠性。

附图说明

图1是图示根据本实施例的半导体器件的构造的横截面图。

图2是在图1的“a”部分处的放大横截面图。

图3是半导体芯片在图1的“a”部分处的放大平面图。

图4是在图2的“b”部分处的放大横截面图。

图5是示出根据本实施例的半导体器件的制造工艺的工艺流程图。

图6是根据本实施例的半导体晶片的平面图。

图7是半导体芯片在图1的“a”部分处的放大横截面图。

图8是接着图7的半导体器件的制造工艺期间的放大横截面图。

图9是接着图8的半导体器件的制造工艺期间的放大横截面图。

图10是接着图9的半导体器件的制造工艺期间的放大横截面图。

图11是接着图10的半导体器件的制造工艺期间的放大横截面图。

图12是接着图11的半导体器件的制造工艺期间的放大横截面图。

图13是接着图12的半导体器件的制造工艺期间的放大横截面图。

图14是接着图13的半导体器件的制造工艺期间的放大横截面图。

图15是接着图14的半导体器件的制造工艺期间的放大横截面图。

图16是图示根据本实施例的倒装芯片安装工艺的横截面图。

图17是接着图16的半导体器件的制造工艺期间的放大横截面图。

图18是根据修改示例的半导体器件的局部放大平面图。

图19是根据研讨示例的半导体器件的制造工艺期间的放大横截面图。

具体实施方式

在以下实施例中，当需要时为了方便，将通过分成多个章节或实施例来进行描述，但是除非特别说明，否则它们不是彼此独立的，而是涉及其他实施例的一部分或全部的修改示例、细节、补充说明等。在以下实施例中，元件等的数量(包括元件数目、数值、数量、范围等)不限于具体数目，而是可以不小于或等于具体数目，除非该数目被特意指出并且原则上被明确限制为具体数目。此外，在以下实施例中，不用说，构成的元素(包括元件步骤等)不是必须的，除非它们被特意指明的情况以及原则上认为它们显然必要的情况。类似地，在以下的实施例中，当提到组件等的形状、位置关系等时，假定形状等基本上与形状等近似或相似，除非它们被特意指明的情况以及原则上认为它们显而易见的情况等。这对于上述的数值和范围也是一样。

将基于附图对以下实施例进行说明。在用于说明实施例的所有附图中，具有相同功能的构件由相同的附图标记和阴影表示，并且省略了其重复描述。在以下实施例中，除非特别必要，否则原则上将不重复相同或相似部分的描述。在实施例中使用的附图中，即使在横截面图的情况下也可以省略剖面线，以使附图更容易看清。此外，即使在平面图的情况下，也可以使用剖面线以使图形更容易看清。

(实施例)

<根据本实施例的半导体器件smd>

首先，将参考图1至图2描述根据本实施例的半导体器件smd。顺便提及，图1是图示根据本实施例的半导体器件的构造的横截面图。另外，图2是图1的“a”部分处的放大横截面图。

如图1中所示，半导体器件smd包括中介层wsb和安装在中介层wsb上的半导体芯片cp。在此，本实施例的中介层wsb是具有多个布线层(全部未图示)和绝缘层(未图示)的布线衬底。此外，尽管未被示出，但是半导体芯片cp和中介层wsb中的每一者的平面形状由正方形构成。

此外，如图1中所示，半导体芯片cp经由凸块电极be安装在中介层wsb的上表面wsbu上。然后，如图1中所示，在半导体芯片cp与中介层wsb之间用树脂sr密封。本实施例的凸块电极be例如包括锡(sn)。更具体地，凸块电极be是包括锡(sn)和银(ag)的所谓二元合金的焊料凸块。此外，本实施例的树脂sr由具有多种填料的环氧树脂制成。

另一方面，如图1中所示，在中介层wsb的下表面wsbl上形成凸台bul，该下表面wsbl与上表面wsbu相对。然后，在凸台bul上形成外部连接端子ext。顺便提及，本实施例的外部连接端子ext例如包括锡(sn)。更具体地，外部连接端子ext是包括锡(sn)银(ag)和铜(cu)的所谓三元合金的焊球。此外，凸台bul由形成在位于上述多个布线层之中的最下层的布线层中的布线图案制成。本实施例的凸台bul例如cu)。

接下来，将参照图2至图3描述在半导体芯片cp和中介层wsb的接合处的细节。

如图2中所示，在中介层wsb的上表面wsbu形成连接有凸块电极be的焊接引线bol。在中介层wsb的上表面wsbu上形成阻焊膜srf，以便露出焊接引线bol的一部分。顺便提及，焊接引线bol由形成在位于上述多个布线层之中的最上层上的布线层中的布线图案制成。另外，本实施例的焊接引线bol例如包括铜(cu)。另外，阻焊膜srf由绝缘构件制成。

此外，如图2中所示，半导体芯片cp具有半导体衬底ssb、形成在半导体衬底ssb上的焊盘bp、以及形成在半导体衬底ssb上的绝缘膜if。更具体地，如图2中所示，在半导体衬底ssb上交替层叠多个布线层(未全部示出)和多个布线层(未全部示出)，形成多层布线层mwl。焊盘bp由在位于多个布线层之中的最上层处的布线层上形成的布线图案形成。即，焊盘bp是组成多层布线层mwl的构件之一。本实施例的焊盘bp例如包括铝(al)。此外，本实施例的半导体芯片cp具有多个焊盘bp。然后，尽管未被示出，但多个焊盘bp沿着半导体芯片cp(即，半导体衬底ssb)的每一侧来放置。

此外，在本实施例中，将非易失性存储器nvm形成在半导体衬底ssb中(例如，图2中的b部分)。然后，上述焊盘bp经由组成多层布线层mwl的多个布线层电连接至非易失性存储器nvm。更具体地，尽管未被示出，但将多个非易失性存储器nvm形成在半导体衬底ssb中，并且由多个非易失性存储器nvm形成一个存储器电路。稍后将参考图4描述本实施例非易失性存储器的构造。

此外，如图2和图3中所示，本实施例的焊盘bp的表面bps，是在绝缘膜if的开口op1中露出的区域rg1、以及在绝缘膜if的与开口op1不同的开口op2中暴露的区域rg2。注意，区域rg1是在其表面上形成有上述凸块电极be的区域(也被称为“凸块电极形成区域”)。另一方面，区域rg2是在晶片测试过程中使用探针pbp(参见图5)与表面接触的区域(也被称为“探针区域”)。因此，如图2中所示，通过与探针pbp接触而形成的探针标记pbd形成在位于区域rg2中的焊盘bp的表面bps上。

如图2中所示，本实施例的绝缘膜if形成在半导体衬底ssb上，并且包括由无机材料制成的钝化膜pvf和包括有机材料并形成在钝化膜pvf上的保护膜pif。如图2和图3中所示，钝化膜pvf和保护膜pif不仅形成在焊盘bp的前表面bps的周边区域上，而且还形成在位于两个区域rg1、rg2之间的区域上。在本实施例中，如图2和图3中所示，形成在保护膜pif中并露出焊盘bp的表面bps的每个开口op1、op2的直径(长边)小于(短于)形成在钝化膜pvf中并露出焊盘bp的表面bps的每个开口的直径(短边)。

此外，在本实施例中，如图2中所示，在位于区域rg1中的焊盘bp的表面bps上形成导电膜ubm。然后，如图2中所示，在位于区域rg1中的焊盘bp的表面bps上经由导电膜ubm形成凸块电极be。顺便提及，本实施例的导电膜ubm形成在焊盘bp的表面bps上，并且具有包括铜(cu)的种子层sdl以及形成在种子层sdl上阻挡层brl，并且阻挡层brl包括镍(ni)。此外，尽管稍后将描述详细的制造工艺，但是导电膜ubm和凸块电极be中的每一个均使用镀覆方法——即所谓的镀覆层(镀覆膜)来形成。

此外，如上所述，电连接至非易失性存储器的焊盘bp具有区域rg1和区域rg2，区域rg1的表面bps被导电膜ubm覆盖，并且区域rg2的表面bps露出而未被导电膜ubm覆盖。因此，如图1和图2中所示，用于在半导体芯片cp和中介层wsb之间进行密封的树脂sr与位于区域rg2中的焊盘bp的表面bps(即，探针标记pbd)接触，但不与位于区域rg1中的焊盘bp的表面bps接触。

<根据本实施例的焊盘bp的细节>

接下来，将参照图2和图3描述根据本实施例的焊盘bp的细节。

如图3中所示，本实施例的凸块电极be的平面形状为大致圆形。另一方面，如图3中所示，本实施例的导电膜ubm的平面形状为八边形。然后，如图2中所示，凸块电极be不仅与导电膜ubm的表面，还与导电膜ubm的侧面接触。即，如图3中所示，凸块电极be的直径大于导电膜ubm的直径(彼此面对的两侧的间隔)。如图3中所示，在焊盘bp中的在其上方形成凸块电极be的部分，即，具有区域rg1而没有区域rg2的部分，在平面图中具有大致八边形的形状。类似地，位于区域rg1中的焊盘bp的表面bps露出的钝化膜pvf和保护膜pif的开口的平面形状为八边形。

此外，如图3中所示，探针标记pbd的尺寸小于凸块电极be的尺寸。由于这个原因，在本实施例中，如图3中所示，焊盘bp的待与探针pbp接触的部分(具有区域rg2但没有区域rg1的部分)的平面形状是大致矩形，其宽度小于凸块电极be形成在焊盘bp上方的部分的直径。即，如图3中所示，具有区域rg2的部分的平面形状的角的数目小于具有区域rg1的部分的平面形状的角的数目。

此外，如图3中所示，在其上形成布线层的焊盘bp，具有与过孔布线va也连接的引出布线lol。然后，如图3中所示，引出布线lol没有连接到探针pbp待接触的部分(具有区域rg2但没有区域rg1的部分)，而是连接到在其上方形成凸块电极be的部分(具有区域rg1但没有区域rg2的部分)。即，凸块电极be经由连接到焊盘bp的引出布线lol，以及连接到引出布线lol的过孔布线va，与非易失性存储器电连接。

如上所述，半导体衬底ssb中的非易失性存储器nvm包括半导体芯片cp，凸块电极be，该半导体芯片cp经由电连接至非易失性存储器nvm的焊盘bp，而电连接至形成于中介层wsb的上表面wsbu上的焊接引线bol，该凸块电极be经由导电膜ubm形成在位于区域rg1中的焊盘bp的前表面bps。然后，焊接引线bol经由组成中介层wsb(未示出)的布线层与形成在中介层wsb的下表面wsbl上的凸台bul(焊接引线bol相对应的凸台)电连接。即，焊盘bp的区域rg1也是半导体芯片cp与外部装置之间进行信号传输的主要路径。

<根据本实施例的非易失性存储器nvm>

接下来，将参照图4描述根据本实施例的非易失性存储器nvm。图4是图2的“b”部分处的放大横截面图。

首先，本实施例的非易失性存储器nvm包括场效应晶体管。更具体地，如图4中所示，非易失性存储器nvm包括半导体衬底ssb、通过隧道氧化膜tox而形成在半导体衬底ssb上的浮置栅极电极fg、通过层间绝缘膜ili而形成在浮置栅极电极fg上的控制栅极电极ge，形成在半导体衬底ssb的位于浮置栅极电极fg一侧上的部分中的源极区域ssr，以及形成在半导体衬底ssb的位于浮置栅极电极fg的另一侧上的部分中的漏极区域sdr。隧道氧化物膜tox例如由氧化硅(sio)制成。浮置栅极电极fg也例如由多晶硅制成。而且，层间电介质ili由氧化硅(sio)制成或者由氧化硅(sio)和氮化硅(sin)制成。另外，控制栅极电极ge由多晶硅或金属硅化物制成。本实施例的隧道氧化膜tox的厚度例如为10nm或以下。

此外，如图4中所示，控制栅极电极ge和浮置栅极电极fg被接触层间绝缘层cil覆盖。然后，形成在接触层间绝缘层cil上的布线wl，经由贯穿接触层间绝缘层cil的接触插塞plg，电连接到漏极区域sdr或源极区域ssr。注意，将n型或p型杂质离子注入到源极区域ssr和漏极区域sdr的每一个中。然后，接触层间绝缘层cil、接触插塞plg、布线wl以及上述覆盖布线wl的层间绝缘层il中的每一个是组成上述多层布线层mwl的材料之一。

为了将数据写入到非易失性存储器nvm中，通过将从源极区域ssr流向漏极区域sdr的电子在漏极区域sdr附近加热而生成的热电子，通过隧道氧化膜tox而被移动(被注入)到作为电荷存储区的浮置栅极电极fg中。另一方面，为了擦除被写入到非易失性存储器nvm中的数据，通过在源极区域ssr与浮置栅极电极fg之间施加高电场，在浮置栅极电极fg中蓄积的电子，从浮置栅极电极fg中被提取。

<根据本实施例的半导体器件smd的效果>

接下来，将描述根据本实施例的半导体器件smd的效果。

首先，在本实施例中，如图1和图2中的每一个所示，半导体芯片cp经由凸块电极be而被电连接至中介层wsb。即，凸块电极be被用作用于将半导体芯片cp与中介层wsb电连接的装置。因此，与经由诸如例如专利文献3的焊接线将半导体芯片与中介层电连接的构造相比，可以提高信号的传输速率。

此外，在本实施例中，如图2中所示，包括锡(sn)的凸块电极be经由包括镍(ni)的导电膜ubm而形成在包括铝(al制)的焊盘bp上。即，包括锡(sn)的凸块电极be不与包括铝(al)的焊盘bp直接接触。因此，构成凸块电极be的锡(sn)向焊盘bp的扩散可以被抑制。

在本实施例中，如图2中所示，在位于区域rg2中的焊盘bp的表面bps上形成探针标记pbd。即，在位于区域rg1中的焊盘bp的表面bps上未形成探针标记pbd。因此，可以抑制导电膜ubm与焊盘bp之间的接合可靠性的降低。

在本实施例中，如图2中所示，在位于区域rg2中的焊盘bp的表面bps上形成探针标记pbd。即，在导电膜ubm的表面上未形成探针标记pbd。因此，可以抑制凸块电极be和导电膜ubm之间的接合可靠性的降低。

在本实施例中，如图3中所示，焊盘bp的与探针pbp接触的部分(具有区域rg2但没有区域rg1的部分)的平面形状为大致矩形的形状，其宽度小于在其上方形成凸块电极be的焊盘bp的部分的直径。因此，可以减小每个焊盘bp所占据的面积。即，可以实现半导体芯片的小型化或多引脚化。

此外，在本实施例中，如图3中所示，引出布线lol不连接到探针pbp待接触的部分(具有区域rg2但是没有区域rg1的部分)，而是连接到其上形成凸块电极be的部分(具有区域rg1但是没有区域rg2的部分)。即，在半导体芯片cp与外部器件之间传输信号的主路径上，没有形成探针标记pbd。因此，可以实现高速半导体器件。

<根据本实施例的制造半导体器件smd的方法>

接下来，将参照图5至图17描述根据本实施例的半导体器件smd的制造方法。图5是示出根据本实施例的半导体器件的制造工艺的工艺流程图。

1.晶片制备(图5中的步骤s1)

首先，作为图5中的步骤s1，提供了半导体晶片swf。如图6中所示，半导体晶片swf具有以矩阵布置的多个芯片形成部分cfp。顺便提及，通过执行稍后将描述的晶片切割步骤(图5中的步骤s6)来获取每个芯片形成部分cfp，该部分将成为半导体芯片cp。

在本实施例中，将使用上述多个芯片形成部分cfp之一来描述半导体器件smd的相应制造步骤。此外，在本实施例中，如图7中所示，将描述在制成半导体晶片swf的半导体衬底ssb上形成了上述绝缘膜if(特别是保护膜pif)以及相应的开口op1、op2之后的状态。随便提及，图7是图1的“a”部分处的半导体芯片的放大横截面图。通过在半导体衬底ssb上放置(供应)有机材料然后对该有机材料执行热处理来形成本实施例的保护膜pif。更具体地，本实施例的保护膜pif由在固化之前具有流动性的热固性聚酰亚胺树脂制成。此外，使有机材料固化时的热处理温度例如为300℃至400℃。每一次的热处理时间例如为30分钟至2小时。

2.晶片测试(图5中的步骤s2)

接下来，晶片测试作为图5中的步骤s2。在本实施例的晶片测试中，如图8中所示，探针pbp与位于区域rg2中的焊盘bp的表面bps接触，从而将所期望的数据写入到在半导体衬底ssb中形成的非易失性存储器nvm中。通过执行该过程，如图8中所示，在位于区域rg2中的焊盘bp的表面bps上形成通过与探针pbp接触而形成的探针标记pbd。

3.筛选测试(图5中的步骤s3)

接下来，筛选测试(也被称为“加速测试”)作为图3的步骤s3，。在本实施例的筛选测试中，首先，对在上述晶片测试过程中将数据写入到非易失性存储器nvm中的半导体衬底ssb(即，半导体晶片swf)进行热处理。注意，本筛选测试步骤中的热处理温度低于形成上述保护膜pif时的热处理温度，并且在本实施例中，例如为200℃至280℃。每一次的热处理时间比形成上述保护膜pif时的热处理时间长，例如为6小时至50小时。

之后，检查是否可以读取在非易失性存储器nvm中写入的数据或者检查在上述晶片测试过程中已被写入数据的非易失性存储器nvm，即，存储器电路被访问。

4.导电膜形成(图5中的步骤s4)

接下来，作为图5中的步骤s4，形成作为导电膜ubm的基础的部分。将参照图9至图11描述形成导电膜ubm的方法。

首先，如图9中所示，在半导体衬底ssb(即，半导体晶片swf)上形成由例如铜(cu)制成的种子层sdl。在本实施例中，通过例如pvd(物理气相沉积)方法形成种子层sdl。因此，种子层sdl不仅形成在位于每个区域rg1、rg2处的焊盘bp的表面bps上，而且还形成在绝缘膜if上，如图9中所示。如图9中所示，探针标记pbd被种子层sdl覆盖。

接下来，如图10中所示，在半导体衬底ssb上形成抗蚀剂图案rsm。更具体地，首先，将抗蚀剂材料放置在绝缘膜if上以便覆盖区域rg1、rg2，然后例如通过光刻对抗蚀剂材料进行处理，以暴露形成在位于区域rg1上的焊盘bp的前表面bps上的种子层sdl。结果，如图10中所示，区域rg2被抗蚀剂图案rsm覆盖，并且从抗蚀剂图案rsm的开口op3露出种子层sdl的形成在区域rg1上的部分。

接下来，如图11中所示，由例如镍制成的阻挡层brl形成在种子层sdl的部分上，该部分包括形成在区域rg1上的部分。在本实施例中，例如，阻挡层brl通过使用抗蚀剂图案rsm作为掩模进行电镀来形成。更具体地，如图11中所示，在其中位于区域rg2中的焊盘bp的表面bps被抗蚀剂图案rsm覆盖的状态下，以及在其中在位于区域rg1中的焊盘bp的表面bps上形成的种子层sdl从抗蚀剂图案rsm中露出的状态下，执行形成阻挡层brl的步骤。

通过上述过程，在位于区域rg1中的焊盘bp的前表面bps上形成由种子层sdl和阻挡层brl组成的导电膜ubm的基础部分。

5.凸块电极形成(图5中的步骤s5)

接下来，作为图5中的步骤s5，形成包括锡(sn)的凸块电极be。顺便提及，在本实施例中，类似于组成导电膜ubm的阻挡层brl，使用电解电镀法形成凸块电极be。在本实施例中，在形成导电膜ubm的步骤中所使用的抗蚀剂图案rsm在本步骤中继续被用作掩模。

更具体地，如图12中所示，包括锡(sn)和银(ag)的所谓二元合金的焊料材料sm1被供应到抗蚀剂图案rsm的开口op3的内部，从而抗蚀剂图案rsm的开口op3被焊料材料封闭。

此后，如图13中所示，去除抗蚀剂图案rsm。结果，如图13中所示，露出形成在绝缘膜if上的种子层sdl的被抗蚀剂图案rsm覆盖的部分。

接下来，如图14中所示，使用焊料材料sm1和阻挡层brl作为掩模，从种子材料sdl中去除从焊料材料sm1和阻挡层brl中露出的种子层sdl的一部分。在本实施例中，通过湿蚀刻去除种子层sdl的不需要部分。结果，形成包括种子层sdl和阻挡层brl的导电膜ubm。

在去除种子层sdl的不需要部分之后，对在上述步骤中形成的焊料材料sm1进行热处理。因此，如图15中所示，在位于区域rg1中的焊盘bp的表面bps上，经由阻挡层brl(即，导电膜ubm)，形成大致球形的凸块电极be。凸块电极形成步骤中的热处理温度低于形成上述保护膜pif时的热处理温度，并且在本实施例中，该温度例如为100℃至270℃。另外，每一次的热处理时间比上述的筛选测试步骤中的热处理时间短，例如为数十秒至5分钟。

6.晶片切割(图5中的步骤s6)

接下来，作为图6的步骤s6，通过切割半导体晶片swf，将多个芯片形成部分cfp彼此分离。更具体地，通过使切割刀片(未示出)在图6中所示的多个芯片形成部分cfp之中彼此相邻的两个芯片形成部分cfp之间经过，将多个芯片形成部分cfp彼此分离。然后，得到每个芯片形成部分cfp以获得半导体芯片cp，半导体芯片cp具有凸块电极be、导电膜ubm、焊盘bp和非易失性存储器nvm。

7.倒装芯片安装(图5中的步骤s7)

接下来，作为图5的步骤s7，通过上述步骤获得的具有凸块电极be的半导体芯片cp，经由凸块电极be，安装在中介层wsb上。更具体地，如图16中所示，在组成半导体芯片cp的半导体衬底ssb的、位于形成凸块电极be的一侧上的表面(也被称为“主表面”)，面对中介层wsb的上表面wsbu，半导体芯片cp在中介层wsb上。然后，如图16中所示，在对组成半导体芯片cp的半导体衬底ssb的中介层wsb(特别是凸块电极be)和半导体芯片cp的每一个加热的同时，相对于位于按压焊接工具bt的一侧上的表面(也被称为“后表面”)未形成凸块电极be。即，如图16中所示，对半导体芯片cp施加垂直负载(沿箭头方向)。因此，通过被热熔化的凸块电极be，半导体芯片cp(具体地，“焊盘bp”)电连接到中介层wsb(具体地，“焊接引线bol”)。倒装芯片安装过程中的热处理温度低于形成上述保护膜pif时的热处理温度，并且在本实施例中，该温度例如为220℃至260℃。另外，每一次的热处理时间比上述的筛选测试步骤中的热处理时间短，例如为数秒至1分钟。

8.树脂供应(图5中的步骤s8)

接下来，在半导体芯片cp和中介层wsb之间，用树脂sr密封。更具体地，如图17中所示，在半导体芯片cp和中介层wsb之间，将喷嘴nzl放置在半导体芯片cp附近，从喷嘴nzl中提供具有多种填料的树脂sr。将热施加到供应在半导体芯片cp和中介层wsb之间的树脂sr以固化树脂sr。注意，本树脂供给步骤中的热处理温度低于形成上述保护膜pif时的热处理温度，并且在本实施例中例如为100℃至200℃。另外，每一次的热处理时间比上述的筛选测试过程中的热处理时间短，例如为10秒至2小时。

9.外部连接端子形成(图5中的步骤s9)

此后，作为图5中的步骤s9，形成包括锡(sn)的外部连接端子ext(见图1)。更具体地，包括锡(sn)、银(ag)和铜(cu)的所谓三元合金的焊料材料被放置在中介层wsb的下表面wsbl上形成的相应凸台bul上。之后，对焊料材料执行热处理。因此，在每个凸台bul上形成大致球形的外部连接端子ext。外部连接端子形成步骤中的热处理温度低于形成上述保护膜pif时的热处理温度，并且在本实施例中，该温度例如为100℃至270℃。另外，每一次的热处理时间比上述的筛选测试步骤中的热处理时间短，例如为数十秒至5分钟。

通过上述步骤，通过制造凸块电极be将半导体器件smd半导体芯片cp安装在中介层wsb上。完整的半导体器件smd稍后经由外部连接端子ext而被安装在母板上。顺便提及，在半导体晶片swf(即，半导体衬底ssb)上形成焊盘bp之后，在将半导体器件smd安装在母板上之前所执行的热处理的温度之中，对组成保护膜pif的有机材料的热处理温度最高。此外，在半导体晶片swf(即，半导体衬底ssb)上形成焊盘bp之后，在将半导体器件smd安装在母板上之前所执行的热处理的时间之中，在筛选测试步骤中的热处理的时间是最长的。

<根据本实施例的制造半导体器件smd的方法的效果>

接下来，将描述根据本实施例的半导体器件smd的制造方法的效果。

首先，在本实施例中，如图5中所示，在晶片制备步骤(图5中的步骤s1)之后执行晶片测试(图5中的步骤s2)和筛选测试(图5中的步骤s3)。即，在本实施例中，在将数据写入非易失性存储器nvm中之后，对形成有非易失性存储器nvm的半导体晶片swf(即，半导体衬底ssb)执行热处理，然后在对组成绝缘膜if(即，保护膜pif)的有机材料执行热处理之后，执行对其上写入有数据的非易失性存储器nvm的检查步骤。在此，如上所述，对组成保护膜pif的有机材料执行的热处理的温度至少为300℃之高或更高。另外，热处理的时间至少为数十分钟或更长。此外，在300℃或更高且数十分钟或更长的热处理条件下，非易失性存储器nvm中写入的数据容易丢失。特别地，当减小组成非易失性存储器nvm的隧道氧化膜tox的厚度时，数据丢失变得显著。另一方面，在几秒的热处理条件下，即使减小隧道氧化膜的厚度并且即使热处理的温度小于300℃或者大于或等于300℃，数据也几乎不会丢失。然后，在本实施例中，如上所述，在将数据写入到非易失性存储器nvm中之前，完成用于形成保护膜pif的热处理。因此，即使为了实现半导体器件的小型化而减小制成非易失性存储器nvm的隧道氧化膜tox的厚度(具体来说，“变薄”)，也可以避免由于对有机材料执行的热处理条件(特别是温度)，被写入到非易失性存储器nvm中的数据消失。

在本实施例中，在晶片制备步骤(图5中的步骤s1)之后和凸块电极形成步骤(图5中的步骤s5)之前执行晶片测试(图5中的步骤s2)和筛选测试(图5中的步骤s3)，如图5中所示。即，在本实施例中，在将数据写入到非易失性存储器nvm中之后，对在其上形成有非易失性存储器nvm的半导体晶片swf(即，半导体衬底ssb)执行热处理，然后在对组成绝缘膜if(即，保护膜pif)的有机材料执行热处理之后，并且在形成包括锡(sn)的凸块电极be之前，检查在其上写入数据的非易失性存储器nvm。结果，即使减小了组成非易失性存储器nvm的隧道氧化膜tox的厚度，也不仅可以避免被写入在非易失性存储器nvm的数据的丢失，而且可以抑制包括锡(sn)的凸块电极be的表面的氧化(即，凸块电极be和中介层wsb的焊接引线bol之间的接合可靠性的退化)。

除了上述之外，在本实施例中，在晶片制备步骤(图5中的步骤s1)之后并且在导电膜形成步骤(图5中的步骤s4)之前执行晶片测试(图5中的步骤s2)和筛选测试(图5中的步骤s3)，如图5中所示。在导电膜形成过程(图5中的步骤s4)之后，执行凸块电极形成步骤(图5中的步骤s5)。在本实施例中，在凸块电极形成步骤(图5中的步骤s5)之前并且在导电膜形成步骤(图5中的步骤s4)之后不执行筛选测试步骤(图5中的步骤s3)。因此，可以抑制由于筛选测试步骤中的热处理导致的导电膜ubm的表面的氧化，特别是阻挡层brl的氧化。另外，如上所述，由于在导电膜形成步骤(图5中的步骤s4)之后执行凸块电极形成步骤(图5中的步骤s5)，所以可以抑制凸块电极be和导电膜ubm之间的接合可靠性的退化。此外，在凸块电极形成步骤(图5中的步骤s5)中，由于在导电膜形成步骤(图5中的步骤s4)中使用的抗蚀剂图案rsm继续被用作掩模，因此还实现了制造工艺的简化。

在本实施例中，如图2和图15中所示，绝缘膜if(具体地，钝化膜pvf和保护膜pif)不仅形成在焊盘bp的前表面bps的周边区域上，而且还形成在位于两个区域rg1、rg2之间的区域上。在此，如果在位于两个区域rg1、rg2之间的区域上未形成绝缘膜if，则在凸块电极形成期间进行热处理时，如图19中所示，待被形成的凸块电极be1的中心c1从期望位置(中心c)偏移。即，所形成的凸块电极be1的高度减小。此外，在一些情况下，通过热处理熔化的焊料材料可能会润湿并扩散到位于区域rg2上的焊盘bp的表面bps上。顺便提及，凸块电极未被形成为期望的形状(即，凸块电极的高度变低)，半导体芯片和中介层之间的间隙变窄。结果，在图5中稍后的树脂供应步骤s8中，难以在半导体芯片和中介层之间供应树脂。另一方面，在本实施例中，如上所述，绝缘膜if也形成在位于两个区域rg1、rg2之间的区域上。因此，在图5的凸块电极形成步骤s5中，可以以期望的形状形成凸块电极be。

此外，在本实施例中，如上所述，不仅在焊盘bp上形成绝缘膜if，如图2和图3中的每一个所示，沿着绝缘膜if的开口op1的边缘，在绝缘膜if上形成导电膜ubm。因此，当在随后的倒装芯片安装步骤(图5中的步骤s7)中对半导体芯片cp施加正常负载时，被传递到多层布线层mwl的与凸块电极be重叠的区域的应力，可以被均匀化。因此，作为组成多层布线层mwl的绝缘层，例如，即使当使用诸如加碳的氧化硅膜(sioc)之类的低介电常数膜时，由于应力，可以抑制在绝缘层中形成裂纹。

上面已经基于实施例详细描述了本发明人做出的发明，但是本发明不限于上述实施例，并且不用说，在不脱离其主旨的情况下可以进行各种修改。作为具体示例，下面将描述上述实施例的修改示例。

(修改示例1)

首先，在以上实施例中，当详细说明半导体芯片cp和中介层wsb的接合处时，已经基于电连接到非易失性存储器的焊盘bp进行了描述。此外，如图1中所示，上述实施例的半导体芯片，除了上述焊盘bp以外(即，电连接到组成另一电路焊盘的场效应晶体管)，还具有其他焊盘。其他焊盘的构造也与焊盘bp的构造相同。然而，对于不需要如上所述的晶片测试过程(即，接触探针pbp的过程)的焊盘，可以不如以上实施例中那样提供探针区域rg2。因此，可以进一步实现多引脚或小的半导体芯片。

(修改示例2)

此外，在以上实施例中，已经描述了在其上形成有凸块电极be的焊盘bp的部分(具有区域rg1但是没有区域rg2的部分)的平面形状为大致八边形形状，如图3中所示。然而，该部分的平面形状不限于多边形，它可以是圆形的。

(修改示例3)

此外，在以上实施例中，组成保护膜pif的有机材料在有机材料被放置(供应)到半导体衬底ssb上之后的时间进行热处理，但也可以在将有机材料布置在半导体衬底ssb上之前的时间执行(开始)热处理。然而，如果在有机材料被放置在半导体衬底ssb上之前加热半导体衬底ssb，则可以在放置在半导体衬底ssb上的有机材料变为期望构造之前固化有机材料。因此，当在固化之前将具有流动性的热固性聚酰亚胺树脂用作保护膜pif的组成材料时，优选的是将有机材料放置(供应)在半导体衬底ssb上，然后如以上实施例中那样进行热处理。

(修改示例4)

此外，在以上实施例中，已经描述了晶片测试(图5中的步骤s2)和筛选测试(图5中的步骤s3)中的每一个被执行一次，晶片测试、筛选测试或晶片测试和筛选测试两者可以被执行多次。

(修改示例5)

此外，在以上实施例中，已经描述了使用电解电镀法形成的阻挡层brl和焊料材料sm1的每一个，也可以使用化学镀法来形成。

(修改示例6)

此外，在以上实施例中，作为去除种子层sdl的方法，尽管已经描述了使用湿蚀刻方法，但是也可以使用干蚀刻方法。

(修改示例7)

此外，在以上实施例中，将半导体芯片cp通过凸块电极be安装在中介层wsb上的构造，即所谓的fcbga(倒装芯片球栅阵列)，被描述为半导体器件smd。但是，也可以将形成由凸块电极be的半导体芯片cp(即，图5中的步骤s6完成的状态)视为一个半导体器件。

(修改示例8)

此外，在以上实施例中，作为用树脂sr在半导体芯片cp和中介层wsb之间进行密封的方法，如图17中所示，已经描述了所谓的底部填充方法，在半导体芯片cp附近放置喷嘴nzl，从喷嘴nzl中，将树脂sr供应在半导体芯片cp和中介层wsb之间。然而，可以使用所谓的传送模具法，在上表面上安装有半导体芯片cp的中介层wsb被设置在模具中，以在中介层wsb上形成由树脂sr制成的密封体以便覆盖半导体芯片cp。

(修改示例9)

此外，在以上实施例中，已经描述了沿着半导体芯片cp(即，半导体衬底ssb)的每一侧布置的多个焊盘bp。然而，如图18中所示，多个焊盘bp、bpe、bpn，沿着半导体芯片cp1的每一侧cps，可以被布置成矩阵。顺便提及，与半导体芯片的中心部分相比，半导体芯片的外围部分，应力可能会集中。因此，如图18中所示，优选的是布置焊盘bp，使得每个焊盘bp的区域(“探针区域”)rg2比每个焊盘bp的区域(“凸块电极形成区域”)rg1更靠近对应的半导体芯片cp1的侧面cps。顺便提及，如图18中所示，在bpn之中，以矩阵布置的多个焊盘bp，bpe，对于位于相应区域rg1、rg2的最外围行中的焊盘bpe，沿着与之相邻的半导体芯片cp1的侧面cps，可以布置焊盘bpe。此外，如图18中所示，优选的是在半导体芯片cp1的对角线dgl上布置不具有区域(“探测区域”)rg2的焊盘bpn。

(修改示例10)

此外，在以上实施例中，分别已经描述了凸块电极be是包括锡(sn)和银(ag)的所谓二元合金的焊料凸块，并且外部连接端子ext是分别包括锡(sn)、银(ag)和铜(cu)的所谓三元合金的焊球。然而，只要是以锡(sn)为主要成分的材料，就可以使用由上述各组分的每一个制成的焊料材料以外的材料。例如，外部连接端子ext可以是包括锡(sn)和铜(cu)的所谓二元合金的焊球。类似地，如果材料以铝(al)为主要成分，则可以将通过向铝(al)中添加铜(cu)、硅(si)等而获得的合金材料用作焊盘。

(修改示例11)

此外，在以上实施例中，已经描述了直接形成在凸台bul上的外部连接端子ext。然而，例如，外部连接端子ext可以通过由镍(ni)制成的层(镍层)、形成在镍层上并由钯(pd)制成的层(钯层)、以及形成在钯层上并由金(au)制成的层(金层)形成的镀覆膜而形成在凸台bul上。

(修改示例12)

此外，在不与上述各修改示例的主旨相抵触的范围内，上述各修改示例的一部分或全部可以被组合应用。