功率半导体器件的嵌入式裸片封装的制作方法

功率半导体器件的嵌入式裸片封装
相关申请的交叉引用
1.本技术案与2019年4月10日提交的标题为“功率半导体器件的高压高温操作的嵌入式封装(embedded packaging for high voltage high temperature operation of power semiconductor devices)”的美国专利申请案第16/380,318号有关，所述美国专利申请案以全文引用的方式并入本文中。
技术领域
2.本发明涉及用于功率半导体器件的嵌入式裸片封装，例如用于高压和高温操作的氮化镓(gan)高电子迁移率晶体管(hemt)。


背景技术：

3.gan功率晶体管，例如gan hemt，提供高电流、高电压操作和高开关频率。对于某些功率应用，gan功率器件和系统比使用si igbt和二极管以及sic功率晶体管和二极管的硅技术具有优势。例如，与基于硅或sic技术的可比系统相比，包括横向gan晶体管的功率开关系统提供更高效率的开关、更低的损耗和更小的形状因数。为了从横向gan晶体管的固有性能特性中获益，重要的设计考虑包括，例如：器件布局(拓扑)、低电感互连和封装以及有效的热管理。目前，gan systems公司基于孤岛技术
(r)
，可提供用于100v和650v大电流操作的横向gan功率晶体管，所述技术可提供大栅极宽度wg、低导通电阻、r
on
和高电流能力(每单位器件有源面积)。
4.提供低电感互连和顶侧或底侧热焊盘的封装解决方案公开于例如申请人先前提交的专利文件中：美国专利申请案第15/027,012号，于2015年4月15日提交，现为美国专利第9,659,854号，标题为“用于包括横向gan功率晶体管的器件和系统的嵌入式封装(embedded packaging for devices and systems comprising lateral gan power transistors)”；美国专利申请案第15/064,750号，于2016年3月9日提交，现为美国专利第9,589,868号，标题为“包括横向gan功率晶体管的器件和系统的封装解决方案(packaging solutions for devices and systems comprising lateral gan power transistors)”；美国专利申请案第15/064,955号，于2016年3月9日提交，现为美国专利第9,589,869号，标题为“用于包括横向gan功率晶体管的器件和系统的封装解决方案(packaging solutions for devices and systems comprising lateral gan power transistors)”；以及美国专利申请案第15/197,861号，于2016年6月30日提交，现为美国专利第9,824,949号，标题为“用于包括横向gan功率晶体管的器件和系统的封装解决方案(packaging solutions for devices and systems comprising lateral gan power transistors)”。
5.上述引用的专利公开了其中gan裸片嵌入介电封装体中的“嵌入式封装”的实例，例如：介电聚合物树脂组合物，例如塑料封装材料或玻璃纤维环氧复合材料，例如fr4型材料，或陶瓷复合材料。通过介电层的导电互连例如通过铜迹线、柱和通孔提供，所述铜迹线、柱和通孔向用于源极、漏极和栅极连接的外部接触焊盘(焊盘)提供低电感互连。在某些类
型的封装封装中，gan裸片通过在裸片周围二次成型或注射聚合物介电材料和导电互连材料来嵌入。或者，用于嵌入式gan裸片的层压封装的介电体可以由介电材料层构成，例如，如题为“gan系统的顶侧冷却封装器件的热设计(thermal design for gan systems’top-side cooled
ꢀꢀ
packaged devices)”的申请案说明gn002中所述(2018年10月30日，gan systems公司)。这种类型的层压封装为高压、大电流gan e-hemt提供紧凑(即小尺寸)封装中的低寄生电感。例如，100v、90a gan e-hemt(gs61008t)可在约7mm
×
4mm、0.54mm厚的上部组块冷却层压封装中提供；650v、60a gan e-hemt(gs66516t)可采用9mm x 7.6mm和0.54mm厚的层压封装。
6.形成层压封装的介电聚合物树脂组合物可包括层压片和被称为预浸的复合材料层，所述预浸是衬底材料，例如用一种或多种聚合物材料(例如介电环氧树脂组合物)预浸渍的机织或非机织玻璃纤维布。介电环氧树脂组合物可包括环氧树脂、固化剂、添加剂(例如阻燃剂)以及填料和其它物质，以改变所得复合材料的性能。切割一个或多个预固化环氧层压板和/或未固化预浸层以形成用于半导体裸片的空腔，并夹在其它未固化预浸层之间，即组装为层堆叠(即叠层)，然后在压机中(例如在使用热和压力的固化过程中)将各层粘合在一起，形成封装的层压介电体，半导体裸片嵌入其中。
7.对于功率半导体器件，典型的嵌入式裸片封装包括低电感电互连层和导电通孔(例如，由镀铜形成)以及热焊盘(也由镀铜形成)。嵌入式封装的外层包括阻焊剂(阻焊剂掩模)的隔离层，阻焊剂掩模是一种材料涂层，所述材料在底层介电层和导电层上提供电绝缘和保护性外壳，例如阻焊剂层覆盖底层包括铜源，在阻焊层中为外部源极、漏极和栅极接触区域以及热焊盘提供漏极和栅极互连迹线以及开口。
8.gan电源开关器件，如gan systems公司提供的上述器件，嵌入小尺寸的ganpx型层压封装中，例如7mm x 5mm和0.5mm厚，能够在100v到650v的电压范围内工作，开关电流为几十安培或几百安培。工作温度可能达到或超过100摄氏度。对于每单位有效面积具有高电流能力的小尺寸裸片和更小的封装尺寸(例如芯片级封装)，封装组件因此受到比低压、低功率开关器件更高的电场和更高的工作温度的影响。
9.众所周知，一些介电材料在受到高电场的作用时，特别是在较高的工作温度下，容易退化。上述引用的美国专利申请案第16/380,318号公开了一种用于在高压和大电流下操作的功率半导体器件的嵌入式裸片封装的层压板(芯)和预浸层的适当介电聚合物组合物的选择方法。另一个需要考虑的问题是传统阻焊层遇到的可靠性问题，阻焊层提供了封装的外部介电涂层和保护层，并为接触焊盘和热焊盘提供了开口。
10.环氧预浸材料和阻焊剂通常包括填料，例如二氧化硅(sio2)或氧化铝(al2o3)的介电颗粒，以提供高介电强度。嵌入式封装的芯层和预浸层在多层压机中、在高温下和真空下(即在真空层压工艺中)堆叠和压制，这基本上消除了气泡和空隙的风险，并且提供了具有平面前表面和后表面的封装体。另一方面，阻焊剂通常通过丝网印刷作为涂层应用，因此容易形成气泡或空隙，这可能导致可靠性问题。多层丝网印刷，例如两层阻焊剂，通常用于提高覆盖率和减少气泡或空隙问题。然而，阻焊剂的丝网印刷涂层是保形的，并且阻焊剂延伸到边缘或角落或底层金属互连的区域可能更容易受到机械、热和电应力和损伤的影响，从而导致可靠性问题。
11.阻焊层的这种可靠性问题对高压/大电流横向gan e-hemt电源开关的嵌入式封装
提出了特殊的挑战，这些开关在高压和高温下工作，高电压与小几何形状裸片和封装相结合导致封装组件受到更高的电场和更极端的热循环。
12.需要改进或替代嵌入式裸片封装，特别是对于高压/大电流功率半导体器件，例如gan hemt，以提高高压和高温操作的可靠性。


技术实现要素：

13.本发明旨在为功率半导体器件，特别是高压/大电流宽带隙半导体功率器件(例如gan hemt和sic功率mosfet)提供改进的或替代的嵌入式裸片封装，其缓解或规避了至少一个上述问题。
14.本发明的一个方面提供了一种嵌入式裸片封装，包括层压体和嵌入层压体内的半导体器件，其中，向半导体器件的电源端子提供互连的内部导电层通过具有适当的电气和机械性能以承受高电场的介电层与层压体的外表面隔离。因此，任何阻焊剂的外部涂层通过高强度介电层与下面的导电金属层分离。介电层例如是基本上无空隙的压制和固化的介电层，例如真空层压介电层。优选地，所述介电层被增强并且具有热膨胀系数和机械强度，所述热膨胀系数和机械强度比阻焊剂涂层更好地匹配于封装结构的其它材料。
15.例如，一种嵌入式裸片封装包括层压体和嵌入在所述层压体中的包括功率半导体器件的裸片，其中：所述裸片包括在所述裸片的正面上提供所述半导体功率器件的第一和第二接触区域的导电金属化的图案化层，以及在所述裸片的背面上的热接触区域；且所述层压体的层堆叠包括：芯，其包括至少一个嵌入所述裸片的介电层；在所述芯的第一侧上的第一介电构建层；在所述第一介电构建层上的第一导电层；所述第一导电层被图案化以限定第一和第二互连区域；所述第一导电层的所述第一和第二互连区域通过导电通孔连接到所述裸片上的相应的第一和第二接触区域；以及外部介电构建层，其延伸到所述第一介电构建层之上，并且电隔离所述第一导电层的所述第一和第二互连区域，并且将所述第一导电层与所述层压体的外表面分离。
16.例如，功率半导体器件包括以下各项中的一个：功率晶体管器件，其包括第一和第二负载触点以及控制触点；以及具有第一和第二负载触点的功率二极管器件；其中所述第一和第二接触区域包括用于所述触点中的任意两个的接触区域。
17.例如，当功率半导体器件包括功率半导体晶体管器件时，所述第一和第二负载触点和控制触点被称为以下任一项：源极、漏极和栅极；发射极、集电极和栅极；发射极、集电极和基极；源极、集电极和栅极；阳极、阴极和栅极；以及其组合。当所述功率半导体器件包括功率半导体二极管器件时，所述第一和第二负载触点可被称为阳极和阴极。
18.在示例实施例中，嵌入式裸片封装包括层压体和嵌入层压体中的包括半导体功率晶体管的裸片，其中：所述裸片包括在所述裸片的正面上的导电金属化的图案化层，所述图案化层提供所述半导体功率晶体管的源极、漏极和栅极接触区域，以及在所述裸片的背面上的热接触
区域；和所述层压体的层堆叠包括：芯，其包括至少一个嵌入所述裸片的介电层；在所述芯的第一侧上的第一介电构建层；在所述第一介电构建层上的第一导电层；所述第一导电层被图案化以限定源极、漏极和栅极互连区域；所述第一导电层的所述源极、漏极和栅极互连区域通过导电通孔连接到所述裸片上的各个源极、漏极和栅极接触区域；且外部三介电构建层延伸到所述第一介电构建层之上，并且电隔离所述第一导电层的所述源极、漏极和栅极互连区域，并且将所述第一导电层与所述层压体的外表面分离。
19.层压体的外表面可包括延伸到外部介电构建层上的阻焊剂涂层，阻焊剂涂层通过外部介电构建层与底层第一导电层隔离。
20.例如，如果功率半导体器件至少包括高压、大电流横向功率晶体管，例如gan hemt、sic mosfet或si igbt，额定用于高温下的高压操作，则额外的介电层隔离互连区域，例如源极和漏极接触区域，在操作过程中受高电场影响的区域。功率半导体器件可以是功率二极管，例如gan、sic或si二极管。所述裸片可包括其它组件，例如与功率半导体器件集成的驱动器和/或控制电路，或者功率半导体器件可与嵌入所述封装中的其它组件共同封装。在功率半导体器件包括多个功率晶体管的情况下，这些功率晶体管可以被配置为半桥、全桥或其它开关拓扑。
21.例如，所述芯的所述至少一个介电层以及所述第一、第二和外介电构建层包括以下任一层：玻璃纤维增强树脂组合物；玻璃纤维增强环氧树脂组合物；介电树脂构建层；介电环氧树脂构建层；由abf(ajinimoto构建膜)形成的构建层；以及其组合。介电构建层可以是真空层压介电，例如，在阻焊剂下面的真空层压增强介电可以由环氧预浸或包括被称为buf(构建膜)的填料颗粒的环氧树脂组合物片材形成。导电层和导电通孔可包括铜。
22.嵌入式裸片封装可配置为包括功率半导体器件的裸片，功率半导体器件例如为横向gan功率晶体管、sic mosfet或si igbt或二极管。例如，功率半导体晶体管是高压、大电流横向gan hemt，其额定值为在≥100v或≥600v下操作，并且用于在≥75℃或≥100℃的温度下操作。
23.层压体可包括对称或不对称的层堆叠，并可配置有顶侧或底侧热焊盘。层压体的芯可选择性地包括支撑裸片的引线框架，例如铜引线框架。芯层和介电构建层可包括具有fr4环氧树脂组合物的介电环氧树脂组合物，例如松下r1577或日立e679或具有类似电气和机械特性的其它组合物。介电构建层可包括buf聚合物组合物，例如sekishi nx04h，n！07、nq07x或nr10。如果封装包括阻焊层(sr)，则sr包括例如tayio aus 320、d10me或hitachi fz-2700ga。
24.在第一实施例中，嵌入式裸片封装包括层压体和嵌入层压体中的包括半导体功率晶体管的裸片，其中：所述裸片包括在裸片的正面上的导电金属化(例如cu-rdl)的图案化层，所述图案化层为半导体功率晶体管的源极、漏极和栅极提供电接触区域，以及在裸片的背面上的热接触区域；和
所述层压体的层堆叠包括：芯，其包括至少一个嵌入所述裸片的介电层；在所述芯的第一侧上的第一介电构建层；在所述第一介电构建层上的第一导电层；在所述芯的第二侧上的第二介电构建层；在所述第二介电构建层上的第二导电层；在所述第一导电层上的第三介电构建层；所述第一导电层被图案化以限定源极、漏极和栅极互连区域；所述第二导电层被图案化以限定源极、漏极和栅极互连区域以及热焊盘；所述第一导电层的所述源极、漏极和栅极互连区域通过导电通孔连接到所述裸片上的各个源极、漏极和栅极接触区域；所述第一导电层的所述源极、漏极和栅极互连区域通过导电通孔连接到所述第二导电层的各个源极、漏极和栅极互连区域；所述第二导电层的所述热焊盘通过热通孔连接到所述裸片背面的所述热接触区域；和所述第三介电构建层延伸到所述第一介电构建层之上，并且电隔离所述第一导电层的所述源极、漏极和栅极互连区域，并且将所述第一导电层与所述层压体的外表面分离。
25.嵌入式裸片封装可包括以下各项中的至少一个：在所述第二构建层上的阻焊剂涂层，所述第二构建层具有通向所述第二导电层的所述源极、漏极和栅极接触区域以及所述第二导电层的所述热焊盘的开口；和在所述第三介电构建层上的阻焊剂的覆盖涂层。
26.为了提供对称叠层结构，在第二个实施例中，层压体的层堆叠还包括：所述第二导电层上的第四介电构建层；在所述第四介电构建层上的第三导电层，所述第三导电层被图案化以限定外部源极、漏极和栅极接触焊盘以及外部热焊盘；所述第二导电层的所述源极、漏极和栅极互连区域通过导电通孔连接到所述第三导电层的各个外部源极、漏极和栅极接触焊盘；以及所述第二导电层的热焊盘通过热通孔连接到所述第三导电层的所述外部热焊盘。
27.嵌入式裸片封装可包括阻焊剂涂层，例如以下各项中的至少一个：在所述第三构建层上的阻焊剂涂层，所述阻焊剂涂层具有通向所述第三导电层的所述外部源极、漏极和栅极接触焊盘以及所述第三导电层的所述外部热焊盘的开口；和在所述第三介电构建层上的阻焊剂的覆盖涂层。
28.将第一和第二导电层的源极、漏极和栅极互连区域互连的导电通孔可以是延伸穿过芯以及第一和第二介电构建层的铜填充通孔。
29.当所述芯包括嵌入在所述芯内并围绕所述裸片的引线框架时，所述引线框架通过所述芯的至少部分厚度提供到所述第一和第二导电层的所述导电通孔互连源极、漏极和栅极互连区域的导电互连。
30.例如，引线框架可嵌入芯内，支撑裸片，引线框架提供所述第二导电层，包括源极、漏极和栅极互连区域以及第二导电层的热焊盘，引线框架通过所述芯的至少部分厚度提供
到所述第一和第二导电层的所述导电通孔互连源极、漏极和栅极互连区域的导电互连，且所述引线框架的所述热焊盘与所述裸片背面的所述热接触区域热接触。
31.在第三实施例中，嵌入式裸片封装包括层压体和嵌入层压体中的包括半导体功率晶体管的裸片，其中：所述裸片包括在所述裸片的正面上的导电金属化的图案化层，所述图案化层为所述半导体功率晶体管的源极、漏极和栅极提供电接触区域，以及在所述裸片的背面上的热接触区域；和所述层压体的层堆叠包括：芯，其包括至少一个嵌入所述裸片的介电层；在所述芯的第一侧上的第一介电构建层；在所述第一介电构建层上的第一导电层；在所述芯的第二侧上的第二介电构建层；在所述第二介电构建层上的第二导电层；在所述第二导电层上的第三介电构建层；在所述第三介电构建层上的第三导电层；所述第一导电层被图案化以限定内部源极、漏极和栅极互连区域；所述第二导电层被图案化以限定热焊盘；所述第三导电层被图案化以限定外部源极、漏极和栅极焊盘；所述第一导电层的所述内部源极、漏极和栅极互连区域通过导电通孔连接到所述裸片上的各个源极、漏极和栅极接触区域，并且通过导电通孔连接到所述第三导电层的所述外部源极、漏极和栅极焊盘；且所述第二导电层的所述热焊盘通过热通孔连接到所述裸片背面的所述热接触区域。
32.后一个实施例是嵌入式裸片封装的一个示例，其配置有顶侧热焊盘，即热焊盘位于源极、漏极和栅极接触焊盘的对面。所述嵌入式裸片封装可包括阻焊剂涂层，例如，以下各项中的至少一个：在所述第三介电构建层上的阻焊剂涂层，所述第三介电构建层图案化有用于所述外部源极、漏极和栅极焊盘的开口；和在所述第二介电构建层上的阻焊涂层的涂层，所述第二介电构建层图案化有用于所述热焊盘的开口。
33.为了提供对称叠层，所述层压体进一步包括：所述第二导电层上的第四介电构建层；和在所述第四介电构建层上的第四导电层；所述第四导电层被图案化以限定外部热焊盘；且所述第四导电层的所述外部热焊盘通过热通孔连接到所述第二导电层的所述热焊盘。
34.因此，本发明的实施例提供了用于功率半导体器件的嵌入式裸片封装的改进，特别是用于高压和大电流功率开关器件，例如包括在高温下工作的gan hemt、sic mosfet和si igbt，例如用于改进器件性能和可靠性。
附图说明
35.图1(现有技术)示出嵌入具有底侧热焊盘的层压环氧封装中的e模横向gan hemt器件结构的示例的示意图；
36.图2(现有技术)示出嵌入具有顶侧热焊盘的层压环氧封装中的e模横向gan hemt器件结构的另一示例的示意图；
37.图3(现有技术)示出嵌入具有底侧热焊盘的层压环氧封装中的e型横向gan hemt器件结构的另一示例的示意分解图，以说明示例ganpx型嵌入封装的层压多层结构；
38.图4(现有技术)示出用于包括横向功率晶体管的裸片的典型嵌入式裸片封装的层堆叠(叠层)的示例横截面图；
39.图5a(现有技术)示出图4的区域a的放大截面图；图5b(现有技术)示意性地示出阻焊剂层如何在导电金属迹线的边缘上提供非均匀保形涂层的示例；
40.图6a示出包括横向gan功率晶体管的硅上gan裸片的示例的示意图，图6b示出示意性横截面图；
41.图7示出第一实施例的嵌入式裸片封装100的层堆叠(叠层)的示意性横截面图；
42.图8示出第二实施例的嵌入式裸片封装200的层堆叠(叠层)的示意性横截面图；
43.图9示出用于4铜层pcb工艺的层堆叠(叠层)的横截面图，图10示出用于6铜层pcb工艺的层堆叠(叠层)的横截面图；
44.图11(现有技术)示出用于具有底侧热焊盘的常规ganpx型封装的常规层堆叠；
45.图12(现有技术)示出用于具有顶侧热焊盘的常规ganpx型封装的常规层堆叠；
46.图13示出用于具有底侧热焊盘的第三实施例的ganpx型封装300的层堆叠；
47.图14示出用于具有顶侧热焊盘的第四实施例的ganpx型封装400的层堆叠；
48.图15至21示出其它示例实施例的嵌入式裸片封装；
49.图22示出第六实施例的嵌入式裸片封装600的组件分解图；
50.图23(现有技术)示出用于具有底侧热焊盘的引线框架型嵌入式裸片封装的常规层堆叠；
51.图24示出用于第七实施例的封装700的层堆叠；且
52.图25(现有技术)示出另一种引线框架型封装的常规层堆叠，所述封装具有底侧热焊盘；
53.图26示出具有底侧热焊盘的实施例的引线框架型封装800的层堆叠；
54.图27(现有技术)示出用于具有顶侧热焊盘的引线框架型封装的常规层堆叠；
55.图28示出具有顶侧热焊盘的实施例的引线框架型封装900的层堆叠；
56.图29示出具有顶侧热焊盘的实施例的引线框架型封装1000的层堆叠。
57.以下结合附图对本发明示例性实施例的详细描述将使本发明的上述和其它特征、方面和优点变得更加明显，所述描述仅作为示例。
具体实施方式
58.图1和2(现有技术)中示意性地示出包括包括横向gan功率晶体管的层压介电封装体的嵌入式裸片封装器件结构的示例。图1示出封装的第一示例的顶侧和底侧视图，所述封装包括嵌入的gan-on-si裸片，其包括650v横向gan e-hemt。所述封装的背面(底测)包括热
焊盘、源极、漏极和栅极接触焊盘。图2示出另一个封装示例的顶侧和底侧视图，所述封装包括嵌入式gan-on-si裸片，其包括横向gan e-hemt。封装的正面(顶侧)包括热焊盘。源极、漏极和栅极焊盘位于封装的背面。
59.图3示出示例封装的组件的示意分解图，以说明硅上gan裸片如何嵌入到封装的介电体中。介电体包括由层压材料制成的环氧树脂组合物，层压材料包括多个环氧树脂层压材料和预浸层(浅绿色)以及导电铜层(铜色)。gan裸片包括裸片上的厚铜再分布层(rdl)，定义了大面积的源极、漏极和栅极接触区域。其它组件包括低电感导电铜互连，所述互连包括填充铜的通孔、填充铜的微通孔以及封装底侧上的外部源极、漏极和栅极焊盘。填充铜的热通孔在gan裸片的背面和封装底侧的热焊盘之间提供热接触。
60.图4示出通过典型的嵌入式裸片封装的简化示意性横截面图，示出了封装体的嵌入式裸片和层，包括介电层和导电层的层堆叠(叠层)。例如，介电层包括玻璃纤维增强fr4环氧介电层(浅绿色)的芯和上部和下部纤维增强介电层，例如由fr4环氧预浸(深绿色)形成。顶部和底部导电层是镀铜互连层，其与镀铜填充导电通孔和微通孔(铜色)互连。热焊盘和热通孔也由镀铜形成。
61.例如，这种嵌入式组件封装的制造工艺基于at&s ecp
(r)
或中心芯ecp
(r)
工艺。通过将每个gan裸片放置在芯中的空腔或开口中来制造封装，所述空腔或开口可包括一个或多个环氧层压板层(固化或部分固化)，施加顶部和底部预浸层(未固化)，并且在真空层压工艺中压制和热固化环氧层压板组合物，使gan裸片嵌入固体介电体中。在层压过程中，未固化的环氧树脂被加热，使其软化并流动以填充任何剩余的空间，然后被加热到固化温度。预浸层包括用作镀铜种子层的顶部和底部薄铜箔层。在后续步骤中形成到gan裸片的电连接，例如通过钻取微通孔和穿过衬底通孔，然后用电镀铜填充衬底通孔，以提供低电感电互连。铜箔层还镀有铜以增加铜厚度以形成导电互连层。在图4所示的示例性嵌入裸片中，对顶部铜层进行图案化以限定源极和漏极互连区域，并且对底部铜层进行图案化以形成源极和漏极以及焊盘和热焊盘(栅极连接也由铜层和导电通孔提供，但在图4中的简化示意图中未示出。填充铜的微通孔充当热通孔，以提供从裸片背面到热焊盘的热连接。封装的顶部和底部外表面涂有一层阻焊剂，阻焊剂的开口用于接触焊盘和热焊盘。阻焊剂是丝网印刷介电材料的薄涂层，其也形成保护性外部涂层，例如，以保护底层免受氧化和在焊料回流期间。
62.对于低电感互连和热耗散的封装设计考虑已得到充分理解，并且通过行业标准测试方法，对层压封装用环氧材料系统的热机械性能进行了很好的表征，因此可以根据tg、cte、，材料规格表上报告的。因此，可基于这些参数来选择用于层压封装的适当的环氧层压板和预浸，例如，以优化热性能和机械性能。指定参数可以包括电参数，包括在指定频率下的介电常数(dk)和损耗因子(df)、电阻率和表面电阻。
63.显而易见的是，对于规定的工作电压和工作温度，在实践中，封装的介电材料所经历的电场取决于或受封装体的尺寸和几何形状等因素的影响，以及裸片和导电互连结构的尺寸和布局。
64.由于这些嵌入式裸片封装尺寸较小，例如约10mm x 5mm，厚度约0.5mm，用于功率晶体管的封装，例如额定在高电压(例如100v或650v)下运行的横向gan hemt，因此封装的介电体在运行期间受到高电场的影响，例如，在～103v/cm到105v/cm的范围内。
65.例如，图5a示出图4的区域a的放大图，所述区域是源互连金属和漏互连金属的部
分靠近的区域，仅通过阻焊剂涂层横向分离。因此，所述区域在操作期间受到高电场的影响，例如，在源金属和漏金属之间几百微米间隔的距离上受到650v的影响。虽然阻焊剂涂层是介电，但通常通过丝网印刷作为保形涂层应用，这可能导致气泡或空隙。如图5b所示，保形阻焊剂涂层可以是不均匀的，例如导电迹线边缘上的涂层更薄。
66.公认，焊料涂层可能因热循环而易开裂，从而降低了长期可靠性。例如，层压fr4介电的α-1cte值约为15ppm/c，而铜约为17ppm/c，因此这些层的机械性能非常匹配。相比之下，阻焊剂的cte约为60ppm。阻焊剂的热膨胀系数高，强度低，与封装的其它材料匹配性差，因此阻焊剂的力学性能较差，是封装的薄弱环节。如果在高电场区域形成裂纹，其中阻焊剂充当介电，则可能发生短路、击穿或烧毁。阻焊剂的高电场区域中与工艺相关的气泡或空洞可能导致相同类型的故障。当阻焊剂涂层由于温度循环而开裂时，随着进一步的温度循环，阻焊剂中的裂纹可以向下扩展到层堆中，例如进入fr4介电层，最终到达裸片或其它内部导电层，从而导致电击穿。在裂纹开始的区域中的阻焊剂可作为介电(即在高电场区域中)或阻焊剂主要作为保护层而不是介电层(例如在低电场区域中)的其它区域。在后一种情况下，如果裂纹扩展到其它层，阻焊剂的初始机械故障可能导致最终的电气故障。
67.图6a和6b中示意性地示出示例gan裸片10，并且包括在硅衬底上制造的高电压、大电流横向gan hemt(例如，参见上述参考专利和专利申请案)。裸片10包括源极、漏极和栅极接触区域，所述源极、漏极和栅极接触区域由位于正面的低电感、厚铜再分布层(cu-rdl)和导电金属化的背面层(背面金属)限定。在ganpx型嵌入式封装中，正面cu-rdl提供电触点。例如，如图6a和6b所示，铜rdl定义了大面积的源极和漏极接触区域(源极和漏极焊盘)以及双栅极接触区域(栅极焊盘)。背面金属化是热传导和导电的，通过热通孔与热焊盘进行热接触，如果需要，还允许背面电源连接。在下面的描述中，对“正面”和“背面”的引用是关于gan裸片的，如图6a和6b所示，即，所述裸片的衬底侧为背面，所述横向gan晶体管的有源区及其源极、漏极和栅极触点设置在所述裸片的正面；“顶部”和“底部”的参考是关于封装的，因为其将安装在基板上，例如功率模块或pcb的支撑表面。例如，在本示例的嵌入式裸片封装中，外部源极、漏极和栅极焊盘位于要安装在基板表面上的封装的同一表面(底部)。通常，此配置可被称为具有底侧热焊盘，并且术语“顶部”和“底部”不旨在限制封装的方向，因为其将被表面安装以进行操作。
68.图7中示出第一示例性实施例的嵌入式裸片封装100。如图7中示意性地示出的，功率半导体裸片10，例如图6中示出的gan裸片，被嵌入到包括一个或多个芯层(例如，一个或多个介电层压板，例如fr4层压板)的芯结构110中。所述芯结构夹在第一(正面)介电构建层120-1和第二(背面)介电构建层120-2之间。第一导电铜层130-1包括镀铜，设置在第一(正面)介电构建层120-1上，并且形成图案以限定源极金属互连部分132-1和漏极金属互连部分134-1以及栅极互连部分(在所述视图中未示出)。源极金属互连132-1和漏极金属互连134-1以及栅极互连通过填充铜的导电微通孔140互连到gan裸片上cu-rdl的各个源极和漏极区域以及栅极区域。第二导电铜层140-2包括电镀铜，设置在第二(背面)构建层130-2上并形成图案以限定源极部分132-2、漏极部分134-2，栅极部分(未示出)和热焊盘区域180-2。包括镀铜的导电通孔150在第一导电铜层130-1的源极和漏极部分132-1和132-2与第二导电铜层130-2的源极和漏极部分132-2和134-2之间提供互连。导电通孔150延伸通过介电芯结构110，并通过第一(正面)介电构建层120-1和第二(背面)介电构建层120-2。热焊盘
180-2通过填充铜的热微通孔170热连接到gan裸片的背面。如上所述，gan裸片的背面可包括导电金属化层，其提供与裸片衬底的良好热接触，并且如果需要，允许背面源连接。还提供了栅极互连(此视图中未显示)。在第一铜层130-1上提供第三(正面)介电构建层120-3。在形成导电通孔140和150以及热通孔170、源极和漏极互连区域132-2和134-2以及热焊盘180-2之后，在层堆叠的背面提供第四(背面)介电构建层120-4。微通孔被激光钻穿第四介电构建层120-4以接触源极、漏极、，第二导电层130-2和由第二导电层130-2限定的热焊盘180-2的栅极部分。然后执行镀铜工艺以填充钻孔通孔并形成导电通孔和热通孔，并且将第三铜层130-3的厚度累积到所需厚度。第三铜层130-3被图案化以限定外部源极焊盘132-3、漏极焊盘134-3和热焊盘180-3以及栅极焊盘(在所述视图中未示出)。与常规一样，在背面提供阻焊剂190的图案化涂层，在源极焊盘132-3、漏极焊盘134-3、栅极焊盘，以及热焊盘180-4。在第三构建层120-3的正面提供阻焊剂192的覆盖涂层。阻焊剂层192通过第三构建层120-3与第一导电金属层130-1分离，并且第三构建层填充区域122，所述区域122，在操作中是源互连金属132-1和漏互连金属134-1之间的高电场区域。因此，第三构建层120-3用作外部介电构建层，所述外部介电构建层将源极互连金属132-1和漏极互连金属134-1的紧密间隔区域嵌入并与层压体的外表面电隔离。
69.例如，芯结构和第一、第二、第三和第四构建层可以是fr4型介电材料。所述芯结构可包括一层厚的部分或完全固化的fr4层压板，所述fr4层压板具有切口以容纳所述gan裸片，或者所述芯结构可包括若干层部分固化的层压板的堆叠，所述fr4层压板具有用于所述gan裸片的切口区域，可以粘合在一起并在层压过程中固化。层压层可包括机织或非机织玻璃纤维布和包括填料颗粒的环氧树脂组合物。所述构建层是相容的fr4环氧树脂组合物的未固化或部分固化层。
70.芯结构的层压层和构建层不限于fr4型材料，并且可以是任何合适的层压层、预浸层或替代构建层，其可以使用压制和加热在真空层压工艺中堆叠和压制，以粘合层，嵌入gan模，以及提供一种正面和背面为平面的结构。在一些示例实施例中，芯的层压层和构建层可以是纤维增强的，例如包括浸渍有环氧树脂组合物或其它介电聚合物组合物的编织或非编织玻璃纤维布，其可以被称为预浸或预浸。在其它实施例中，层压层或构建层包括介电填料颗粒，但不包括纤维。在其它示例实施例中，所述构建层可以是填充环氧组合物的buf(构建膜)，或另一种类型的填充介电树脂组合物，或称为ajinomoto构建膜(abf)的特定类型的buf。
71.仅作为示例，在一个示例实施例中，芯结构包括fr4型纤维板，例如日立r1577或日立e679环氧层压板纤维板，其厚度等于或大于要嵌入的gan模的厚度，并且在层压板中切割空腔以容纳gan模。第一、第二、第三和第四构建层包括相容的环氧预浸层，例如日立r1570、e-770g或e-679。通常在每个介电构建层上提供薄铜箔层，以允许镀铜形成导电层。如果不需要导电层，则在下一步之前移除铜箔以提供另一个构建。一系列叠层和压制步骤，即在高温下在压机中真空层压的一个或多个步骤，用于形成固体介电体，包括芯结构110和第一、第二、第三和第四介电层120-1、120-2、120-3和120-4，具有微通孔和通孔的钻孔，以及镀铜步骤，以形成导电通孔、热通孔以及用于导电互连层的第一、第二和第三铜层130-1、130-2和130-3。导电互连层被图案化以限定内部导电互连迹线，并且限定外部电接触焊盘和热焊盘。也就是说，在本实施例中，相对于gan裸片，封装的外部源极、漏极和栅极接触焊盘以及
热焊盘全部设置在背面(在所述配置中通常称为封装的底侧)。
72.在具有如图7所示结构的最终嵌入式裸片封装中，阻焊剂涂层通过介电120-3的层压层与底层导电金属互连分离，所述层压层在高电场区域提供更坚固的介电，例如，源极互连金属132-1和漏极互连金属134-1之间的区域122。通过真空层压介电层将阻焊剂的常规外部/外部层与底层导电金属层分离，提供具有优异介电和机械特性的层(相对于覆盖源极和漏极金属互连层的传统阻焊剂涂层，特别是在操作期间经受高电场的区域中，例如源极和漏极互连金属之间的区域122。
73.上述美国专利申请案第16/380,318号提供了一种基于包括电导率转变温度tc的参数来选择用于大电流/高压功率半导体器件的嵌入式封装的介电材料的方法。例如，从一小部分常用于嵌入式裸片封装的材料样品中，发现两个样品在较高的工作温度(例如额定工作温度≥100℃)下提供了优异的高电流/高电压运行性能。可选择具有类似或优越介电性能的其它介电材料。
74.为层压封装的层压介电层选择合适的介电组合物，例如玻璃纤维增强环氧树脂组合物或包括介电颗粒填料的填充环氧树脂组合物，能够在更高的工作温度(例如≥100℃)下实现更可靠的高压操作(≥100v或≥600v)，有助于实现较长的使用寿命而不降低性能，即使是小几何布局和小封装尺寸。仅作为示例，合适的fr4材料可包括松下r1577层压板(fr4纤维板)和r1570预浸，或日立e679层压板和预浸；这些材料包括玻璃纤维/环氧树脂组合物。buf和abf的示例为sekisui nx04h、nq07、nq07x和nr10。阻焊剂的示例有taiyo aus320、d10me或hitachi fz-2700ga。可以选择其它合适的材料。
75.第二示例实施例的嵌入式裸片封装200如图8所示。在所述嵌入式裸片封装中，热焊盘设置在封装的一侧，源极、漏极和栅极接触焊盘设置在另一侧。与图7所示的嵌入式裸片封装100的元件类似的嵌入式裸片封装200的元件用相同的参考号进行标记。因此，封装200包括芯结构110，以及第一、第二、第三和第四介电构建层120-1、120-2、1203和120-4。第一导电层130-1设置在第一和第三介电构建层120-1和120-3之间，并且形成图案以限定源极互连132-1和漏极互连134-1，通过导电通孔140连接到裸片10正面的各个接触区域。电镀铜的第二导电层130-1被图案化以限定背面的热焊盘180-2。第三导电层130-3设置在第三介电构建层120-3上，并且形成图案以限定外部源极焊盘132-3和外部漏极焊盘134-3，所述外部源极焊盘132-3和外部漏极焊盘134-3通过导电通孔144互连到下面的互连金属(为简单起见，图8中未示出栅极互连。第四导电层130-4设置在第四构建层120-4上并且图案化以限定外部热焊盘180-4。热通孔170和172在热焊盘180-2、180-4和裸片10的背面之间提供热连接。阻焊剂涂层190设置在具有到源的开口的正面，排水和闸门接触焊盘。在背面提供阻焊剂192涂层，所述阻焊剂192涂层具有暴露外部热焊盘180-4的开口。第三介电构建层120-3提供更坚固的介电和机械结构，特别是在操作期间经受高电场的区域中，例如区域122，在源极和漏极互连迹线132-1和134-1之间。在所述区域中，阻焊剂层190通过第三介电构建层130-3与区域122分离。本实施例的嵌入式裸片封装200的所述层堆叠包括一个芯、在芯的每侧上的两个构建层和四个导电金属层，即，芯每侧有两个导电层。
76.如图4所示的用于嵌入式裸片封装的传统层堆叠包括芯、芯每侧上的一个构建层和芯每侧上的一个导电金属层。第一实施例的嵌入式裸片封装100的层堆叠包括芯、芯的每侧上的两个构建层和三个导电金属层，即，正面上的一个导电层和背面上的两个导电层。第
二实施例的嵌入式裸片封装200的层堆叠包括芯、芯每侧上的两个构建层和四个导电金属层，即芯每侧上的两个导电层。虽然附加层增加了加工步骤和制造成本，但由此产生的结构提供了更坚固的介电和机械结构，例如用于高电流高压功率晶体管的封装以提高长期可靠性。
77.示例实施例的嵌入式裸片封装的制造基于pcb制造技术的修改。例如，图9示出常规4层铜pcb叠层(层堆叠)，图10示出常规6层铜pcb叠层。示例性实施例的嵌入式裸片封装的叠层可以围绕芯层对称或不对称。
78.参考图11和图12，在制造用于gan功率晶体管的ganpx型嵌入式封装时，如图6a和6b所示，去除4层pcb叠层的中间铜层。芯片上的cu-rdl在正面定义源极、漏极和栅极接触区域，以及用于热接触的背面金属层，有效地在裸片的每一侧提供内部导电层。图11、12、13和14所示的示例实施例的结构的对应元件用相应的参考号进行编号，如上文参考图7和8所述的实施例。如图13和图14所示，6层pcb叠层的中间铜层被移除，因为正面的芯片上的rdl和背面金属在裸片的每一侧提供内部导电层。图13示出第三实施例300的嵌入式裸片封装，其是图7所示的变体。图14示出实施例400的嵌入式裸片封装，其是图8所示的变体。在图7和图8中，芯结构的厚度与裸片的厚度基本相同。在图13和14中，芯结构的厚度大于所述裸片的厚度，使得所述裸片通过厚度111与相邻的介电构建层分离，即，所述芯的介电层结构不是完全对称的。相比之下，在图7和图8中，裸片位于芯结构的中心，夹在介电构建层之间。
79.图15至21示出其它示例实施例的一些嵌入式裸片封装，这些示例实施例是以上详细描述的实施例的变体。图15示出实施例300-1的嵌入式裸片封装，其与图12中所示的类似，在封装的每一侧上提供阻焊剂涂层，即在正面上提供阻焊剂192，在背面上提供阻焊剂190。图16示出实施例300-2的嵌入式裸片组件，其中，仅在封装的背面提供抗焊料层190，而不在封装的前侧。背面的阻焊剂190可能需要作为介电和保护层，例如在焊料回流期间。然而，正面的阻焊剂可以不需要作为介电涂层，因为第三构建层120-3完全覆盖导电层130-1的互连金属。如果正面提供阻焊剂涂层，如图15所示，则构建介电层120-3的表面是平坦的，因此，可以提供阻焊剂192的均匀覆盖涂层，并且阻焊剂与源极和漏极互连金属之间的高电场区域122分离。图17示出封装300-3，其中从封装的两侧省略了阻焊剂。图18所示的嵌入式裸片封装500-1包括不对称叠层，其包括在芯110的正面上的两个构建层120-1和120-3以及在芯的背面上的仅一个构建层120-2以及仅两个导电金属层130-1和130-2。即，与图7所示的嵌入式裸片封装相比，省略第四构建层120-4和第三金属层130-3，以提供简化的结构。在封装的两侧提供阻焊剂190和192。图19示出仅在一侧上包括阻焊涂层的实施例的封装结构500-2。在图20所示的实施例的封装结构500-3中，从封装的两侧省略阻焊剂。图21示出一个实施例的封装结构500-4，所述实施例包括具有顶侧热焊盘的非对称叠层，所述叠层在裸片正面具有两个构建层120-1和120-3，在裸片背面具有一个构建层120-2，以及三个金属层130-1，130-2和130-3。也就是说，比较图8和图21所示的实施例，图8所示的结构包括附加层，即顶侧上的构建层120-4和导电层130-4。
80.图22示出第六实施例的嵌入式裸片封装600的组件的示意分解图的示例，其中源极、漏极和栅极焊盘设置在封装体的一侧，而热焊盘设置在相反的一侧。本实施例的封装的相应元件用与图8中示意性示出的实施例的封装相同的参考号进行标记。图22所示的结构提供了包括650v gan的嵌入式裸片封装的层结构和元件的相对尺寸的示意性表示亨特。在
所述视图中，gan裸片朝向背面朝上，并且热通孔170和172提供与由金属层130-2和130-3形成的热焊盘的热接触。如图所示，第四(顶部)金属层130-4在封装顶部提供大面积热焊盘180-4。第一导电层130-1被图案化以分别提供源极、漏极和栅极接触区域132-1、134-1和136-1，其中导电微通孔用于连接到裸片上的铜rdl的各个源极、漏极和栅极区域。在底部，第三金属层130-3被图案化以限定外部源极焊盘132-3、外部栅极焊盘136-3和外部漏极焊盘134-3，这些外部源极焊盘132-3、外部栅极焊盘136-3和外部漏极焊盘134-3也通过导电通孔互连到底层互连金属的各个源极、漏极和栅极接触区域。导电通孔150用于将热焊盘连接到电源。
81.图23示出具有常规叠层的引线框架型嵌入式裸片封装的示例，其中阻焊剂层直接提供在源极和漏极金属互连区域上，包括源极和漏极金属之间的高电场区域122。所述封装包括介电芯110、第一和第二介电构建层120-1和120-2，以及第一和第二导电层130-1和130-2。图24示出一个实施例的引线框架型嵌入式裸片封装700，所述实施例包括附加介电构建层120-2和120-4以及附加导电层130-2和130-3，以形成对称叠层。与其它示例实施例中所示的元件相对应的其它元件用相应的附图标记来标记。例如，与图7所示的嵌入式裸片封装结构相比，图24所示的芯结构110的不同之处在于，它包括引线框架112，引线框架112包围裸片，并通过芯结构110的介电层提供电互连。图24所示的实施例的封装结构是具有底部热焊盘的对称叠层的示例，即与源极、漏极和栅极焊盘位于封装的同一侧。对于包括非对称叠层的对应引线框架型封装结构，可以省略第四介电构建层120-4和第三导电层130-3(例如，参见图18中所示的结构)
82.图25示出另一种引线框架型嵌入式裸片封装的示例，其中引线框架包括组件114和116，其中，中间部分116具有空腔，所述空腔支撑所述裸片并充当热焊盘118。图26示出一个实施例的引线框架型嵌入式裸片封装800，所述实施例包括在第一导电层130-1和阻焊剂涂层192之间的附加介电构建层120-2，使得源极和漏极金属互连区域嵌入介电构建层120-2内，从而隔离在晶体管操作期间经受高电场的区域122中的源极和漏极金属。与其它示例性实施例中所示的元件相对应的元件用相应的附图标记进行标记。芯结构110包括引线框架116，所述引线框架116支撑蚀刻在引线框架中的空腔内的裸片或薄部118，引线框架包括提供外部源极和漏极接触区域的部分114，这些外部源极和漏极接触区域通过导电通孔互连到导电层的源极和漏极互连。引线框架的118部分用作热焊盘。与其它示例实施例中所示的那些元件相对应的其它元件用相应的附图标记来标记。图26所示的示例性实施例具有底侧热焊盘，其位于与外部源极、漏极和栅极焊盘相同的封装侧。
83.图27示出引线框架型封装的示例，所述封装在源极、漏极和栅极接触焊盘的相对侧上具有热焊盘。图28示出具有示例性实施例的顶侧热焊盘的引线框架型嵌入式封装900，所述顶侧热焊盘包括第二介电构建层120-2和第二导电层130-2，其限定了外部源漏极和栅极焊盘。第二介电累构建在操作期间经历高电场的区域122中提供源极和漏极金属互连之间的隔离。图29示出具有另一示例实施例的顶侧热焊盘的引线框架型嵌入式封装1000。与图28中所示的器件结构900相比，图29中所示的结构1000包括第三介电累构建120-3和第三导电层130-3，其限定了外部热焊盘，通过热通孔与引线框架提供的热焊盘118互连。
84.已经详细描述了示例实施例的嵌入式裸片封装，其中功率半导体器件包括额定用于高温下的高压和大电流操作的gan功率开关器件，例如高压、大电流横向gan功率晶体管，
例如gan hemt。具有一个或多个具有适当电气和机械性能的附加介电构建层的叠层隔离了操作期间受高电场影响的区域中的互连区域，例如源极和漏极接触区域。在其它实施例中，功率半导体器件可包括gan功率二极管。虽然参考包括gan功率晶体管的功率半导体器件来详细描述用于功率半导体器件的嵌入式裸片封装的实施例，但是功率半导体器件可以包括gan二极管。功率半导体器件可以包括多个gan功率晶体管、多个gan功率二极管、至少一个gan功率晶体管和至少一个功率二极管的组合。例如，所述裸片可以包括功率半导体器件，所述功率半导体器件包括配置为半桥、全桥和其它开关拓扑之一的多个gan晶体管。所述裸片可包括与功率半导体器件集成的其它组件，例如，驱动电路、控制电路、传感器、无源组件等中的一个或多个。功率半导体器件可与嵌入所述封装中的其它组件(例如驱动芯片)共同封装并互连。
85.本文描述了示例性实施例的嵌入式裸片封装，其中功率半导体器件包括gan功率晶体管器件，例如至少一个高电压、大电流gan hemt，其被描述为具有第一和第二接触区域，其被称为源极和漏极接触区域，以及在栅极接触区域处描述的第三接触区域。这些实施例的嵌入式裸片封装也适用于gan功率二极管的嵌入式裸片封装，其中第一和第二接触区域将被称为阳极和阴极接触区域，而不是源极和漏极接触区域。例如，对于包括横向gan hemt和额定为例如100v或650v操作的gan功率二极管的功率半导体器件，对于在例如20a到≥100a的范围内的电流，gan hemt的源极和漏极接触区域之间的介电区域，或功率二极管的阳极和阴极接触区域之间的介电区域，其设置在裸片的正面，在操作期间受到显著电场的影响。额外的建立绝缘区域隔离这些电源领域的裸片提供了更高的可靠性
86.可以设想，在嵌入式裸片封装的其它示例实施例中，其中叠层(层堆叠)包括额外的介电构建层，隔离操作期间受到例如高电场或热循环影响的区域中的接触区域，也可以更普遍地适用于其它半导体器件，需要更高可靠性的嵌入式封装。
87.例如，功率半导体器件可包括另一类型的功率晶体管，例如sic mosfet或si igbt，或另一类型的功率二极管。例如，功率半导体器件可以包括至少一个功率晶体管、至少一个功率二极管、至少一个功率晶体管和至少一个功率二极管的组合，使用gan技术或其它iii族氮化物技术、si技术或sic技术或其它第iv族半导体技术制造，或其它适用于功率半导体器件的半导体技术。
88.上面描述了用于层压封装体的芯层和构建层的合适介电材料的示例。在示例性实施例中，嵌入式裸片封装的导电金属化层被描述为包括铜，例如电镀铜。在其它实施例中，可使用与所选半导体技术兼容的任何合适金属，例如cu、al、ni、sn、au、ag、pt、pd和这些金属中的一种或多种的合金。定义接触区域和互连迹线的每个金属化层可包括单层或多层导电材料。
89.更一般地，例如，功率半导体器件可以包括：功率晶体管、功率二极管以及功率晶体管和功率二极管的组合。功率半导体器件可以包括一个或多个晶体管、一个或多个二极管、至少一个晶体管和至少一个二极管的组合。例如，功率半导体器件可以包括配置为半桥、全桥或其它开关拓扑的多个功率晶体管开关。功率晶体管开关可以集成在单个裸片上，或者通过在嵌入式裸片封装中嵌入多个裸片来配置。功率半导体器件，例如晶体管器件或功率二极管器件，或功率开关器件，可包括其它组件，例如集成驱动器和/或控制电路、传感器和/或其它有源或无源组件。
90.总结了各种类型的功率半导体器件的示例，例如，在美国专利公开案第us2019/0198355a1号中，其参考了各种类型的功率fet，例如功率错配(金属-绝缘体-半导体场效应晶体管)、功率mosfet(金属-绝缘体-半导体场效应晶体管)，igbt(绝缘栅双极晶体管)、hemt(高电子迁移率晶体管)、功率双极晶体管和功率二极管，如pin二极管和肖特基二极管。其还提供了一个示例，其它类型的功率半导体封装。如参考文献所述，可以使用各种半导体材料系统来制造功率半导体器件，其中gan、si和sic仅为少数示例，并且诸如晶体管和二极管之类的功率半导体器件可以作为垂直器件或作为横向器件来制造。
91.功率晶体管的第一和第二接触区域或电源端子(负载端子)可以不同地称为漏极和源极、发射极和集电极、源极和集电极以及阳极和阴极。对于诸如晶体管之类的功率开关器件，第三接触区域或端子可以称为栅极或基极，或者更一般地称为控制端子。二极管的第一和第二接触区域或电源端子通常称为阴极和阳极。对于其它三个端子器件，例如晶闸管或可控硅整流器(scr)，这三个端子可以称为阳极、阴极和栅极。
92.对于gan功率半导体器件，例如横向gan hemt，如本文所述，第一第二和第三端子或接触区域通常被称为源极、漏极和栅极，对于横向gan二极管，第一和第二端子或接触区域通常被称为阳极和阴极。
93.参考图6a，例如，对于gan功率晶体管器件，存在一个大面积漏极焊盘和一个大面积源极焊盘以及双栅极焊盘。对于源极、漏极和栅极中的每一个，可将嵌入式裸片封装的外部焊盘布置为单个外部焊盘。或者，可以有单个/多个/分布式外部焊盘，例如双栅极焊盘，以及源焊盘和源感测(开尔文源)焊盘。其还已知具有用于嵌入式源总线和/或嵌入式漏总线的多个/分布式外部焊盘。例如，gan系统公司现有产品的数据表中说明了外部源极、漏极和栅极焊盘的各种布置。
94.本文所公开的嵌入式裸片封装的适用性不限于横向gan功率晶体管和功率二极管。
95.例如，功率半导体器件可以是mosfet、igbt、jfet或功率双极晶体管或功率二极管。例如，在功率mosfet或jfet或hemt的情况下，第一接触区域或端子可以是源接触区域，第二接触区域可以被称为漏接触区域(反之亦然)，第三接触区域可以被称为栅极接触区域。
96.在晶体管为igbt的情况下，第一、第二和第三接触区域可称为集电极、发射极和栅极接触区域，或源极、发射极和栅极接触区域，而不是源漏极和栅极接触区域。
97.对于横向igbt或ligbt，例如在标题为“横向绝缘栅双极晶体管(ligbt)”的us8,415,712中公开的，接触区域被称为“阴极(也是源极)”和“阳极(也是漏极)”以及栅极；或者如us8,928,032中所述，标题为“完全隔离的ligbt及其形成方法”，ligbt被描述为具有阴极/源极、阳极/漏极和栅极。
98.在功率晶体管是功率双极晶体管的情况下，第一、第二和第三接触区域可称为集电极、发射极和基极接触区域。
99.如果功率半导体器件是二极管，则第一和第二接触区域可称为阴极和阳极。
100.更一般地，功率半导体器件的第一和第二接触区域可称为电源触点或电源端子或负载触点或负载端子，并且栅极接触区域可称为控制端子或控制触点。在具体示例中，可以使用其它术语。在本文公开的用于横向gan hemt的嵌入式裸片封装的实施例适用于其它类
型的功率半导体器件(例如功率mosfets和igbt)的程度上，权利要求书中的引用源于，晶体管的漏极和栅极接触区域将被解释为包括用于功率和控制端子的替代术语，例如，如上所述的发射极、集电极和栅极或阴极、阳极和栅极。
101.工业适用性
102.公开了包括功率半导体器件(例如高压、大电流横向gan功率晶体管和二极管)的实施例的嵌入式裸片封装。如本文所公开的实施例的嵌入式裸片封装也可适用于功率半导体器件，所述功率半导体器件包括用其它半导体技术制造的横向晶体管和/或二极管，例如si igbt和sic mosfet。
103.传统上，丝网印刷阻焊剂层提供外部介电隔离和保护层，直接形成在导电互连层上。相反，在所述实施例的嵌入式裸片封装中，直接形成在互连金属上的介电层由介电层提供，而非阻焊剂，例如真空层压介电聚合物组合物，例如玻璃纤维增强环氧树脂，或介电填充buf，例如abf，它是通过加热和压力形成的，以提供更坚固的介电层，具有平坦的外表面。这种嵌入式裸片封装结构提供了改进的结构完整性、可靠性和电气隔离性能，特别是在高电压应力和高湿度条件下。例如，在高电场和湿气存在的情况下，抗铜迁移或泄漏提供了改进的可靠性。例如，使用更坚固的材料和移除几何应力提升管有助于抑制在嵌入式裸片封装的外介电层中引发的裂纹。由此产生的封装提高了对物理损伤和机械应力的抵抗力，从而降低了物理或机械损伤(如裂纹)的可能性，这些损伤可能会扩展并导致电击穿。如果需要，可在嵌入式裸片封装的一侧或两侧提供常规阻焊涂层。
104.本文所公开的改进设计用于延长功率半导体器件的嵌入式裸片封装的封装系统的寿命，例如，以满足为离散功率半导体器件的汽车鉴定测试规定的应力条件。
105.尽管本发明的实施例已被详细描述和说明，但应清楚地理解，其仅作为说明和示例，不作为限制，本发明的范围仅受所附权利要求的限制。