制造半导体装置的系统和方法与流程

1.本揭露是关于一种制造半导体装置的系统和方法。


背景技术：

2.半导体装置用于各种电子应用，诸如个人计算机、手机、数字相机、及其他电子设备。通常通过以下方式制造半导体装置：在半导体基板上方顺序沉积材料的绝缘或介电层、导电层、及半导体层，且使用微影术将各种材料层进行图案化以在其上形成电路组件及元件。
3.半导体行业通过不断减小最小特征尺寸来不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器、等)的积体密度，从而允许更多组件整合至给定面积。然而，随着最小特征尺寸的减小，出现了需要解决的其他问题。


技术实现要素：

4.根据本揭露一些实施例，一种制造半导体装置的方法包括：在基板中的多个鳍片之间形成凹槽；在鳍片上且在凹槽中形成介电层；在凹槽中形成底部种晶结构；且自底部种晶结构生长虚设栅极材料，其中虚设栅极材料在凹槽中由下而上完全生长。
5.根据本揭露一些实施例，一种制造半导体装置的方法包括：在基板中的多个鳍片之间形成沟槽；在沟槽底部处且沿着沟槽的侧壁形成栅极介电材料；在栅极介电材料上方沉积第一硅材料；通过蚀刻第一硅材料，沿着沟槽的侧壁暴露栅极介电材料；且在第一硅材料上方执行第二硅材料的由下而上的沉积。
6.根据本揭露一些实施例，一种制造半导体装置的系统包括：容纳基板的腔室；第一前驱物递送系统；连接在第一前驱物递送系统与腔室之间的前驱物控制器；邻近腔室入口的加热元件；及邻近腔室的冷却元件，其中冷却元件经定位以冷却来自第一前驱物递送系统的第一前驱物，以将第一前驱物冷凝至基板上的鳍片之间的沟槽中。
附图说明
7.本揭露的态样将在结合附图阅读时自以下详细描述最佳地了解。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，各种特征的尺寸可为了论述清楚经任意地增大或减小。
8.图1是根据一些实施例的以三维视图图示的finfet的实例；
9.图2至图10a至图10b是根据一些实施例的在finfet的制造中的中间阶段的横截面图；
10.图11是根据一些实施例的间隙充填制程的流程图；
11.图12至图21b是根据一些实施例的finfet的制造的中间阶段的横截面图。
12.【符号说明】
13.a-a:横截面
14.b-b:横截面
15.c-c:横截面
16.d1:第一深度
17.h1:第一高度
18.h2a:第二高度
19.h2b:第二高度
20.th1:第一厚度
21.th2a:厚度
22.th2b:厚度
23.th4a:厚度
24.th4b:厚度
25.w1:第一宽度
26.w2:第二宽度
27.w3:第三宽度
28.50:基板
29.50n:n型区
30.50p:p型区
31.51:分隔器
32.52:鳍片
33.54:绝缘材料
34.56:隔离区
35.58:通道区
36.61:沟槽
37.64:罩幕层
38.71:第一部分
39.73:虚设栅极介电层
40.75:底部层
41.77:底部种晶结构
42.80:栅极密封间隔物
43.81:开口
44.82:源极/漏极区
45.86:栅极间隔物
46.87:接触蚀刻停止层
47.88:第一ild
48.90:凹槽
49.91:经处理底部种晶结构
50.92:栅极介电层
51.94:栅电极
52.94a:衬里层
53.94b:功函数调整层
54.94c:填充材料
55.96:栅极罩幕
56.100:工件
57.108:第二ild
58.110:栅极触点
59.112:源极/漏极触点
60.700:种晶层沉积制程
61.701:第一前驱物递送系统
62.703:第二前驱物递送系统
63.705:第三前驱物递送系统
64.707:冷却剂源
65.709:气体供应
66.711:流量控制器
67.713:气体控制器
68.715:控制单元
69.717:歧管
70.719:注入单元
71.723:壳体
72.725:安装架
73.727:排气出口
74.729:真空泵
75.731:沉积系统
76.733:沉积室
77.735:加热元件
78.737:冷却元件
79.800:种晶层蚀刻制程
80.900:种晶层处理
81.1000:由下而上沉积制程
82.1001:虚设栅极材料层
83.1003:界面
84.1005:虚设栅极层
85.1150:间隙充填制程
86.1301:罩幕
87.1303:虚设栅极结构
具体实施方式
88.以下揭示内容提供用于实施所提供标的物的不同特征的许多不同实施例或实例。组件及配置的具体实例将在下文描述以简化本揭露。当然，这些仅为实例且不欲为限制性
的。举例而言，在以下描述中第一特征于第二特征上方或上的形成可包括第一及第二特征直接接触地形成的实施例，且亦可包括额外特征可形成于第一特征与第二特征之间使得第一特征及第二特征可不直接接触的实施例。另外，本揭露在各种实例中可重复参考数字及/或字母。此重复是出于简单及清楚的目的，且本身并不指明所论述的各种实施例及/或组态之间的关系。
89.此外，为了方便用于描述如诸图中图示的一个元件或特征与另一(多个)元件或(多个)特征的关系的描述，在本文中可使用空间相对术语，诸如“在
……
下面”、“在
……
之下”、“下部”、“在
……
之上”、“上部”及类似者。空间相对术语意欲涵盖除了诸图中所描绘的定向以外的装置在使用或操作时的不同定向。装置可另外定向(举例而言，旋转90度或处于其他定向)，且本文中所使用的空间相对描述符可类似地加以相应解释。
90.图1根据一些实施例以三维视图图示了finfet的实例。finfet包含基板50(例如，半导体基板、晶圆、或类似者)上的鳍片52。隔离区56布置在基板50中，且鳍片52突出于相邻隔离区56之上及之间。尽管隔离区56经描述及图示为与基板50分开，但如本文所使用的，术语“基板”可用于仅指半导体基板或包括隔离区的半导体基板。另外，尽管鳍片52经图示为与基板50相同的单一连续材料，但鳍片52及/或基板50可包含单一材料或多种材料。在此情境下，鳍片52指在相邻隔离区56之间延伸的部分。
91.栅极介电层92是沿着侧壁且在鳍片52的顶表面上方，且栅电极94在栅极介电层92上方。源极/漏极区82相对于栅极介电层92及栅电极94布置在鳍片52的相对侧。图1进一步图示了在后面的图中使用的参考横截面。横截面a-a沿着栅电极94的纵轴且在例如垂直于finfet的源极/漏极区82之间的电流流向的方向。横截面b-b垂直于横截面a-a且沿着鳍片52的纵轴且在例如finfet的源极/漏极区82之间的电流流向的方向。横截面c-c平行于横截面a-a，且延伸穿过finfet的源极/漏极区。为了清楚起见，后续附图参考这些参考横截面。
92.本文讨论的一些实施例在使用后置栅极制程形成finfet的情境下讨论。在其他实施例中，可使用前置栅极制程。而且，一些实施例考虑了平面装置中使用的态样，诸如平面fet、纳米结构(例如，纳米片、纳米线、全环绕栅极、或类似者)场效晶体管(nanostructure field effect transistor，nsfet)、或类似者。
93.图2至图6是根据一些实施例finfet制造中的中间阶段的横截面图。除了多个鳍片/finfet之外，图2至图6是参考图1中图示的横截面a-a来图示。
94.在图2中，提供了基板50。基板50可是半导体基板，诸如块半导体、绝缘层上半导体(semiconductor-on-insulator，soi)基板、或类似者，其可是掺杂的(例如，利用p型或n型掺杂物)或未掺杂的。基板50可是晶圆，诸如硅晶圆。通常，soi基板是在绝缘体层上形成的半导体材料层。绝缘体层可是例如埋入式氧化物(buried oxide，box)层、氧化硅层、或类似者。绝缘体层设置在基板上，通常是硅或玻璃基板。亦可使用其他基板，诸如多层或梯度基板。在一些实施例中，基板50的半导体材料可包括硅；锗；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟的化合物半导体；包括硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟(gallium indium arsenide phosphide)的合金半导体；或其组合。
95.基板50具有n型区50n及p型区50p。n型区50n可用于形成n型装置，诸如nmos晶体管，例如，n型finfet。p型区50p可用于形成p型装置，诸如pmos晶体管，例如，p型finfet。n型
区50n可与p型区50p实体地分开(如所图示，通过分隔器51)，且可在n型区50n与p型区50p之间布置任何数目的装置特征(例如，其他主动装置、掺杂区、隔离结构、等)。
96.在图3中，鳍片52在基板50中形成。鳍片52是半导体条。在一些实施例中，可通过在基板50中蚀刻沟槽而在基板50中形成鳍片52。蚀刻可是任何可接受的蚀刻制程，诸如活性离子蚀刻(reactive ion etch，rie)、中性束刻蚀(neutral beam etch，nbe)、类似者、或其组合。蚀刻可是各向异性的。
97.鳍片52可通过任何适合的方法进行图案化。举例而言，可使用一或多个光学微影术制程(包括双重图案化制程或多重图案化制程)来图案化鳍片52。通常，双重图案化或多重图案化制程将光学微影术与自对准制程相结合，从而允许创建具有例如小于使用单一直接光学微影术制程获得的间距的间距的图案。举例而言，在一个实施例中，在基板上方形成牺牲层且使用光学微影术制程进行图案化。使用自对准制程在经图案化牺牲层旁边形成间隔物。牺牲层接着经移除，且剩余的间隔物可接着用于图案化鳍片。在一些实施例中，罩幕(或其他层)可保留在鳍片52上。
98.鳍片52可经图案化为具有垂直侧壁、有角侧壁、组合、或类似者。此外，尽管在p型区50p中形成的鳍片52与在n型区50n中形成的鳍片52可具有不同的间隔，n型区50n中及p型区50p中的鳍片52可形成为第一宽度w1。根据一些实施例，第一宽度w1在约5nm与约30nm之间。此外，n型区50n的鳍片52与p型区50p的鳍片52之间的空间可是在约5nm与约100nm之间的第二宽度w2。但是，可使用任何适合的距离。
99.在图4中，绝缘材料54在基板50上方且在相邻鳍片52之间形成。绝缘材料54可是诸如氧化硅的氧化物、氮化物、类似者、或其组合，且可通过高密度电浆化学气相沉积(high density plasma chemical vapor deposition，hdp-cvd)、可流动cvd(flowable cvd，fcvd)(例如，在远程电浆系统中的基于cvd的材料沉积及后固化以使其转换为另一材料，诸如氧化物)、类似者、或其组合。可使用通过任何可接受制程形成的其他绝缘材料。在所示实施例中，绝缘材料54是通过fcvd制程形成的氧化硅。一旦绝缘材料形成，则可执行退火制程。在一个实施例中，绝缘材料54经形成使得绝缘材料54的多余材料覆盖鳍片52。尽管绝缘材料54经图示为单层，但一些实施例可利用多层。举例而言，在一些实施例中，可首先沿着基板50及鳍片52的表面形成衬里(未示出)。此后，可在衬里上方形成填充材料，诸如以上所讨论的填充材料。
100.在图5中，对绝缘材料54应用移除制程以移除鳍片52上方的绝缘材料54的多余材料。在一些实施例中，可利用平坦化制程，诸如化学机械研磨(chemical mechanical polish，cmp)、回蚀制程、其组合、或类似者。平坦化制程暴露鳍片52，使得在平坦化制程完成之后鳍片52及绝缘材料54的顶表面是水平的。
101.在图6中，绝缘材料54经凹陷以形成隔离区56(例如，浅沟槽隔离(shallow trench isolation，sti)区)。绝缘材料54经凹陷使得n型区50n中及p型区50p中的鳍片52的上部部分突出于隔离区56的相邻者之间。根据一些实施例，隔离区56可经凹陷成约25nm与约100nm之间的第一深度d1，使得隔离区56具有约5nm与约100nm之间的第一高度h1。然而，任何适合的高度均可用于隔离区56。因此，隔离区56之上的沟槽61的部分可具有第一深度d1与第一宽度w1或第三宽度w3的深宽比，其范围在约3:1至约9:1之间。
102.此外，隔离区56的顶表面可具有如所图示的平面、凸面、凹面(诸如盘形)、或其组
合。隔离区56的顶表面可通过适当的蚀刻形成为平的、凸的、及/或凹的。隔离区56可使用可接受的蚀刻制程经凹陷，诸如对绝缘材料54的材料具有选择性的一者(例如，以比鳍片52的材料更快的速率蚀刻绝缘材料54的材料)。举例而言，利用例如稀氢氟(dilute hydrofluoric，dhf)酸的适合的蚀刻制程的化学氧化物移除可经使用。
103.关于图2至图6所描述的制程仅是如何形成鳍片52的一个实例。在一些其它实施例中，可通过磊晶生长制程形成鳍片。举例而言，介电层可在基板50的顶表面上方形成，且沟槽可经蚀刻穿过介电层以暴露下伏基板50。同质磊晶结构可在沟槽中经磊晶生长，且介电层可经凹陷使得同质磊晶结构突出于介电层以形成鳍片。另外，在一些实施例中，异质磊晶结构可用于鳍片52。举例而言，图5中的鳍片52可经凹陷，且不同于鳍片52的材料可在经凹陷鳍片52上方经磊晶生长。在这些实施例中，鳍片52包括经凹陷材料以及布置在经凹陷材料上方的经磊晶生长材料。在更进一步的实施例中，介电层可在基板50的顶表面上方形成，且沟槽可经蚀刻穿过介电层。接着可使用不同于基板50的材料在沟槽中磊晶生长异质磊晶结构，且介电层可经凹陷使得异质磊晶结构突出于介电层以形成鳍片52。在同质磊晶或异质磊晶结构经磊晶生长的一些实施例中，经磊晶生长材料在生长期间可经原位掺杂，这可消除先前及随后的植入，尽管可一起使用原位及植入掺杂。
104.更进一步，在n型区50n(例如，nmos区)中磊晶生长不同于p型区50p(例如，pmos区)中的材料的材料可是有利的。在各种实施例中，鳍片52的上部部分可由硅锗(si
x
ge
1-x
，其中x可在0至1范围内)、碳化硅、纯锗或基本纯锗、iii-v化合物半导体、ii-vi化合物半导体、或类似者来形成。举例而言，用于形成iii-v化合物半导体的可用材料包括、但不限于：inas、alas、gaas、inp、gan、ingaas、inalas、gasb、alsb、alp、gap、及类似者。
105.此外，在图6中，可在鳍片52及/或基板50中形成适当的井(未示出)。在一些实施例中，可在n型区50n中形成p井，且可在p型区50p中形成n井。在一些实施例中，p井或n井在n型区50n及p型区50p两者中形成。
106.在具有不同井类型的实施例中，用于n型区50n及p型区50p的不同植入步骤可使用光阻剂或其他罩幕(未示出)来达成。举例而言，可在n型区50n中的鳍片52及隔离区56上方形成光阻剂。图案化光阻剂以暴露基板50的p型区50p，诸如pmos区。光阻剂可通过使用旋转涂布技术来形成，且可使用可接受的光学微影术技术来图案化。一旦光阻剂经图案化，则在p型区50p中执行n型杂质植入，且光阻剂可用作罩幕以基本上防止n型杂质被植入至n型区50n中，诸如nmos区。n型杂质可是植入该区中的磷、砷、锑、或类似者，浓度达至等于或小于10
18
cm-3
，诸如在约10
17
cm-3
与约10
18
cm-3
之间。植入之后，可诸如通过可接受的灰化制程来移除光阻剂。
107.在p型区50p的植入之后，在p型区50p中的鳍片52及隔离区56上方形成光阻剂。光阻剂经图案化以暴露基板50的n型区50n，诸如nmos区。光阻剂可使用旋转涂布技术来形成，且可使用可接受的光学微影术技术来图案化。一旦光阻剂经图案化，则可在n型区50n中执行p型杂质植入，且光阻剂可用作罩幕以基本上防止p型杂质被植入至p型区50p中，诸如pmos区。p型杂质可是植入该区中的硼、bf2、铟、或类似者，浓度达至等于或小于10
18
cm-3
，诸如在约10
17
cm-3
与约10
18
cm-3
之间。植入之后，可诸如通过可接受的灰化制程来移除光阻剂。
108.在n型区50n及p型区50p的植入之后，可执行退火制程来启动经植入的p型及/或n型杂质。在一些实施例中，磊晶鳍片的经生长材料可在生长期间经原位掺杂，这可消除植
入，尽管原位及植入掺杂可一起使用。
109.图7a至图10b图示根据一些实施例的间隙充填制程的中间阶段的工件100的横截面图。此外，图7a图示用虚线强调的工件100的第一部分71。图7b至图10a在第一部分71的放大视图中图示间隙充填制程中的步骤。图10b在工件100的非放大视图中图示图10a中所示的中间阶段。
110.特别地，图7a及图7b图示根据一些实施例的在鳍片52上方的虚设栅极介电层73的形成及使用可流动膜在虚设栅极介电层73上方形成底部层75的种晶层沉积制程700。虚设栅极介电层73可是，举例而言，诸如氧化硅(例如，sio2)、氮化硅(silicon nitride，sin)、氧氮化硅(silicon oxynitride，sion)、其组合、或类似者的介电质，且可根据可接受的技术(诸如电浆增强原子层沉积(plasma-enhanced atomic layer deposition，peald)、电浆增强化学气相沉积(plasma enhanced chemical vapor deposition，pecvd)、气相磊晶(vapor phase epitaxy，vpe)、分子束磊晶(molecular beam epitaxy，mbe)、组合、或类似者)经沉积或热生长。根据一些实施例，虚设栅极介电层73可在上方且沿着鳍片52的侧壁形成为约1nm至约10nm之间的第一厚度th1(见图7b)。然而，任何适合的厚度均可用于第一厚度th1。
111.根据一些实施例，虚设栅极介电层73亦可在沟槽61的底部处的隔离区56上方形成，达至约5nm与约100nm之间的第二厚度th2。但是，可使用任何适合的厚度。在一些实施例中，沟槽61的底部处的虚设栅极介电层73的第二厚度th2可取决于鳍片52的形状及鳍片52之间的沟槽的宽度。因此，虚设栅极介电层73在沟槽61中的一者的底部处可具有一个厚度(例如，th2a)，诸如在约5nm与约100nm之间，且在沟槽61中的另一者的底部处可具有不同的厚度(例如，th2b)，诸如在约5nm与约100nm之间。
112.一旦虚设栅极介电层73已形成，则执行种晶层沉积制程700以沉积底部层75。在一些实施例中，底部层75可是导电材料或非导电材料，诸如可流动硅(silicon，si)膜，其可在沉积期间或之后“流动”以填充间隙中的空隙。但是，可利用任何适合的材料。
113.图7c图示可用于沉积底部层75的材料的沉积系统731。沉积系统731可用于自多个前驱物递送系统(诸如第一前驱物递送系统701、第二前驱物递送系统703、及第三前驱物递送系统705)接收用于可流动沉积制程的前驱物材料，且在沉积室733内在基板100上形成材料层。
114.在一个实施例中，第一前驱物递送系统701、第二前驱物递送系统703、及第三前驱物递送系统705可彼此协同工作，以将一或多种不同的前驱物材料供应至沉积室733，其中基板100中的一或多者经置放。然而，第一前驱物递送系统701、第二前驱物递送系统703、及第三前驱物递送系统705可具有彼此相似的实体组件。举例而言，第一前驱物递送系统701、第二前驱物递送系统703、及第三前驱物递送系统705可各包括气体供应709及流量控制器711。在第一前驱物以气态储存的实施例中，气体供应709可将第一前驱物供应至沉积室733。气体供应709可是诸如储气罐的容器，该容器可定位于沉积室733的本地或远离沉积室733而定位。替代地，气体供应709可是独立地制备第一前驱物且将其递送至流量控制器711的设施。可将用于第一前驱物的任何适合的源用作气体供应709，且完全旨在将所有这些源包括在实施例的范围内。
115.气体供应709可将所需前驱物供应至流量控制器711。流量控制器711可用于控制
前驱物流向前驱物气体控制器713且最终流向沉积室733，从而亦有助于控制沉积室733内的应力。流量控制器711可是例如比例阀、调变阀、针阀、应力调节器、质流控制器、这些的组合、或类似者。然而，可利用用于控制及调节第一前驱物的流动的任何适合的方法，且完全旨在将所有这些组件及方法包括在实施例的范围内。
116.此外，在第一前驱物以固态或液态储存的实施例中，气体供应709可储存载气，且载气可引入前驱物罐中，该前驱物罐以固态或液态储存第一前驱物。载气接着用于推动及携带第一前驱物，因为第一前驱物在被发送至前驱物气体控制器713之前，蒸发或升华成前驱物罐的气体部分。可利用任何适合的方法及单元组合来提供第一前驱物，且完全旨在将所有所有这些单元组合包括在实施例的范围内。
117.第一前驱物递送系统701、第二前驱物递送系统703、及第三前驱物递送系统705可将其各自的前驱物材料供应至前驱物气体控制器713中。前驱物气体控制器713将第一前驱物递送系统701、第二前驱物递送系统703、及第三前驱物递送系统705与沉积室733连接且隔离开，以便将所需的前驱物材料递送至沉积室733。前驱物气体控制器713可包括诸如阀、流量计、感测器、及类似者的装置以控制前驱物的各者的递送速率，且可由自控制单元715接收的指令来控制。
118.前驱物气体控制器713在接收到来自控制单元715的指令时，可打开及关闭阀，以便将第一前驱物递送系统701、第二前驱物递送系统703、及第三前驱物递送系统703中的一或多者连接至沉积室733中，且经由歧管717将所需前驱物材料引导至沉积室733中，且引导至注入单元719。注入单元719可用于将所选择的前驱物材料(多种)分散至沉积室733中，且可设计成均匀地分散前驱物材料，以便最小化由于不均匀分散而可能产生的不需要的制程条件。在特定实施例中，注入单元719可例如由盘管形成，盘管包括分布在整个管中的多个孔，以允许前驱物材料在沉积室733中的均匀分散。然而，可利用任何适合的形状。
119.然而，如本领域普通技术人员将认识到的，经由如上所述的单个单元将前驱物材料引入沉积室733的意图仅是示例性的，而不意欲限制实施例。替代地，亦可使用任意数目的单独及独立的注入器或其他开口将前驱物材料引入沉积室733。完全旨在将所有这些组合及其他引入点包括在实施例的范围内。
120.沉积室733可接收所需的前驱物材料且将前驱物材料暴露于基板100，且沉积室733可是适合于分散前驱物材料且使前驱物材料与基板100接触的任何所需形状。在图7c中图示的实施例中，沉积室733具有圆柱形侧壁及底部。然而，沉积室733不限于圆柱形，且可利用任何其他适合的形状，诸如空心方管、八角形、或类似者。此外，沉积室733可由壳体723包围，壳体723由对各种制程材料呈惰性的材料制成。因此，尽管壳体723可是能够承受沉积制程中涉及的化学及应力的任何适合的材料，但在一个实施例中，外壳723可是钢、不锈钢、镍、铝、这些的合金、这些的组合、及类似者。
121.在沉积室733内，可将多个基板100置放在安装架725上的支架内，以便在沉积制程期间定位及控制基板100。安装架725可包括加热机制，以便在沉积制程期间加热基板100。此外，尽管图7c中图示了安装架725，但是用于支撑单个晶圆的单个安装平台可包括在沉积室733内。
122.另外，沉积室733可包括加热元件735及/或加热灯，加热元件735及/或加热灯用以控制进入沉积室733的前驱物气体(例如，第一前驱物)及离开沉积室733的排气的温度。根
据实施例，当前驱物进入歧管717时，加热元件735将前驱物的温度维持或升高至高于前驱物沸点的制程温度，以确保前驱物保持在气相，且在注入单元719处维持前驱物的适当流速。此外，当排气自沉积室733抽空时，加热元件735将排气出口727处的排气的温度维持或升高至高于排气的沸点的温度，以维持真空泵729处排气的适合的排空率。
123.根据一些实施例，沉积室733进一步包含冷却元件737及冷却剂源707。冷却元件737定位于邻近注入单元719及安装架725的壳体723内。控制单元715控制冷却剂源707处的阀，以将冷却剂释放至冷却元件737中。因此，当前驱物气体在沉积制程期间离开注入单元719且在基板100的位置处时，前驱物气体的温度被控制至所需制程温度。根据一些实施例，在注入单元719及基板100处释放的前驱物气体的制程温度被控制至低于前驱物沸点的温度，以将自注入单元719释放的前驱物气体转变为前驱物的液相(例如，前驱物的冷凝)。因此，将前驱物材料的可流动沉积沉积在基板100上。
124.真空泵729可连接至沉积室733的排气出口727，以帮助抽空排气。在控制单元715的控制下，排气出口727亦可用于将沉积室733内的应力降低及控制至所需应力，且亦可用于自沉积室733中抽空前驱物材料，以准备引入下一前驱物材料。
125.控制单元715可用于控制前驱物气体控制器713、真空泵729、加热元件735、冷却剂源707、及/或冷却元件737。控制单元715可是可在工业环境中用于控制制程机器的任何形式的计算机处理器。在实施例中，控制单元715可包含处理单元，诸如桌上计算机、工作站、膝上型计算机、或为特定应用定制的专用单元。控制单元715可配备显示器及一或多个输入/输出组件，诸如指令输出、感测器输入、鼠标、键盘、列印机、这些的组合、或类似者。处理单元可包括中央处理单元(central processing unit，cpu)、记忆体、大量储存装置、视频配接器、i/o接口、及/或连接至总线的网络接口。
126.总线可是包括记忆体总线或记忆体控制器、周边总线、或视频总线的任何类型的几种总线结构中的一或多者。cpu可包含任何类型的电子数据处理器，且记忆体可包括任何类型的系统记忆体，诸如静态随机存取记忆体(static random access memory，sram)、动态随机存取记忆体(dynamic random access memory，dram)、或只读记忆体(read-only memory，rom)。大量储存装置可包含用以储存数据、程序、及其他信息且使数据、程序、及其他信息可经由总线存取的任何类型的储存装置。大量储存装置可包含，举例而言，硬式磁盘机、磁盘驱动器、或光盘驱动器中的一或多者。
127.视频配接器及i/o接口提供接口，以将外部输入及输出装置耦合至处理单元。输入及输出装置的实例包括、但不限于耦合至视频配接器的显示器及耦合至i/o接口的i/o组件(诸如鼠标、键盘、列印机、及类似者)。其他装置可耦合至处理单元且可利用附加或更少的接口卡。举例而言，串行接口卡(未示出)可用于为列印机提供串行接口。
128.网络接口将处理单元耦合至外部网络，以促进网络通信，且经由一或多个有线及/或无线链路(例如，区域网络(local area network，lan)及/或广域网络(wide area network，wan))提供对外部资源的网络存取。网络存取及网络通信可使用一或多个电路交换网络及/或分封交换网络。在一个实施例中，控制单元715可是经由一或多个有线及/或无线连接局部连接至前驱物气体控制器713、真空泵729、冷却剂源707、冷却元件737、及加热元件735的系统。在另一实施例中，控制单元715可是远离前驱物气体控制器713、真空泵729、冷却剂源707、冷却元件737、及/或加热元件735的系统，且可经由远程有线及/或无线
连接来连接及控制前驱物气体控制器713及真空泵729。在一个实施例中，控制单元715可是包含一或多个网络服务器的一或多个处理单元的分散系统，及/或可使用一或多个网络服务来控制前驱物气体控制器713、真空泵729、冷却剂源707、冷却元件737、及/或加热元件735。
129.应注意，控制单元715可包括其他组件。举例而言，控制单元715可包括电源、电缆、母板、可移动储存媒体、外壳、及类似者。这些其他组件尽管未在图7c中示出，但被视为控制单元715的部分。
130.为了开始沉积制程，用于底部层75的第一前驱物可置放在第一前驱物递送系统701、第二前驱物递送系统703、及/或第三前驱物递送系统705中的一或多者中。在底部层75期望是硅的实施例中，第一前驱物可是高阶硅烷(对于n》3为si
nh2n+2
)，诸如丁硅烷(tetrasilane，si4h
10
)(包括正si4h
10
及异s4h
10
)、戊硅烷(pentasilane，si5h
12
)(包括正si5h
12
、异si5h
12
)、及neo-si5h
12
)、环戊硅烷(cyclopentasilane，si5h
10
)，己硅烷(hexasilane，si6h
14
)(包括正si6h
14
及异si6h
14
)、cyclo-si6h
12
、庚硅烷(heptasilane，si7h
16
)(包括正si7h
16
)、组合、或类似者。然而，可使用任何适合材料的任何适合前驱物。
131.在沉积制程中，第一前驱物作为蒸汽(例如，由加热元件735维持)引入沉积室733。然而，当第一前驱物在基板100上方流动时，冷却元件737移除热量且使第一前驱物冷却至转变温度之下，使第一前驱物冷凝至基板100的经暴露表面上。此外，冷凝为液体导致第一前驱物进一步流入且填充沟槽61而没有空隙。另外，一旦在表面上就位，第一前驱物(例如，高阶硅烷)将与虚设栅极介电层73(例如，sio2)反应以形成期望沉积的底部层75的材料(例如，硅)，而不形成任何空隙且不形成任何接缝。
132.可通过在沉积期间调整制程条件(例如，温度、应力、流速、组合或类似者)来控制种晶层沉积制程700，以在沟槽61中形成可流动膜。因此，底部层75形成为在沟槽61中的虚设栅极介电层73上方且沿着虚设栅极介电层73的侧壁的非共形层。根据一些实施例，底部层75可形成在沟槽61底部处虚设栅极介电层73上方，达至约0.5nm与约50nm之间的第四厚度th4。但是，可使用任何适合的厚度。在一些实施例中，如图7a及图7b中所图示，底部层75的第四厚度th4可取决于鳍片52的形状及鳍片52之间的沟槽61的宽度。因此，底部层75在沟槽61的一者的底部处可具有一厚度(例如，th4a)，诸如在约0.5nm与约50nm之间，且在沟槽61的另一者的底部处可具有不同的厚度(例如，th4b)，诸如在约0.5nm与约50nm之间。但是，可使用任何适合的厚度。
133.图8图示根据一些实施例的底部种晶结构77的形成。一旦底部层75已沉积，可执行种晶层蚀刻制程800以移除底部层75的多余材料。因此，底部层75的多余材料自沟槽61之外且沿着沟槽61的侧壁在底部层75的期望水平之上经移除。种晶层蚀刻制程800可用于降低底部层75的高度且使底部层75成形以在沟槽61的底部处形成底部种晶结构77。
134.种晶层蚀刻制程800可使用诸如氯化氢(hydrogen chloride，hcl)、氯(chlorine，cl2)、组合、或类似者的前驱物及诸如氢(hydrogen，h2)、氮(nitrogen，n2)、组合、或类似者的载气来执行。根据一些实施例，使用约0slm与约20slm之间的载气流速来执行种晶层蚀刻制程800。在使用氯化氢(hydrogen chloride，hcl)作为前驱物的实施例中，使用约500℃与约650℃之间的制程温度。对于使用氯(chlorine，cl2)作为前驱物的实施例，使用约300℃与约450℃之间的制程温度。此外，可使用约0.1托与约200托之间的制程应力来执行种晶层
蚀刻制程。然而，可利用任何适合的参数。
135.在一些实施例中，种晶层蚀刻制程800可在沉积室733内原位执行。在这样的实施例中，前驱物(例如，hcl)可置放于第一前驱物递送系统701、第二前驱物递送系统703、及/或第三前驱物递送系统705中的一或多者中。然而，在其它实施例中，种晶层蚀刻制程800可在单独的腔室中执行。
136.根据一些实施例，蚀刻之后的底部种晶结构77在开口81中的一者内形成为约0.5nm与约50nm之间的第二高度h2a，在开口81的另一者内形成为约0.5nm与约50nm之间的第二高度h2b。此外，底部层75可经成形为用于底部种晶结构77的所需剖面(例如，凹的、凸的、小平面受限的、平的、或类似者)。在一些实施例中，底部种晶结构77经成形为具有凹形的第一剖面。然而，任何适合的高度及/或任何适合的剖面均可用于底部种晶结构77。一旦底部种晶结构77已形成，与沟槽61一起保留的空间定义了开口81。
137.一旦底部种晶结构77已形成，可执行种晶层处理900以自底部种晶结构77的材料移除杂质(例如，氢(hydrogen，h))。如图9中所示，根据一些实施例，种晶层处理900在含有诸如氮(nitrogen，n2)、氢(hydrogen，h2)、这些的组合、或类似者的环境的腔室中执行。可使用炉内退火程序或快速热退火技术中的环境来执行种晶层处理900。根据一些实施例，使用约400℃与约1000℃之间的制程温度来执行种晶层处理900。然而，可使用任何适合的温度。使用约0.01托与约760托之间的制程应力来执行种晶层处理900。然而，可利用任何适合的制程应力。在一些实施例中，种晶层处理900执行约1毫秒与约10小时之间的制程时间。这样，将底部种晶结构77中的杂质的浓度降低至按体积计约0％与约2％之间的浓度。然而，可利用任何适合的浓度。因此，经处理底部种晶结构91自底部种晶结构77而形成。
138.图10a及图10b图示根据一些实施例的由下而上沉积制程1000，以在经处理底部种晶结构91上方及虚设栅极介电层73上方形成虚设栅极材料层1001。在由下而上沉积制程1000是化学气相沉积制程的实施例中，含氯硅基前驱物可用于自经处理底部种晶结构91的硅材料的界面1003来生长虚设栅极材料层1001，而不自沿着开口81的侧壁布置的虚设栅极介电层73的氧化硅(例如，sio2)材料来生长虚设栅极材料层1001。因此，在沟槽61具有约3:1与约9:1之间范围的深宽比的实施例中，使用由下而上沉积制程1000形成虚设栅极材料层1001，使得开口81由虚设栅极材料层1001填充及过度填充而无任何空隙或接缝。
139.根据一些实施例，使用含氯硅前驱物(诸如三氯硅烷(trichlorosilane，tcs)、二氯硅烷(dichlorosilane，dcs)、一氯硅烷(monochlorosilane，mcs)、组合、或类似者)执行由下而上沉积制程1000。由于氯对氧化硅(silicon oxide，sio2)的钝化作用，与在氧化硅(silicon oxide，sio2)上的生长行为相比，含氯硅前驱物在硅上具有选择性生长行为。因此，硅膜仅自底部种晶结构77生长，而非自栅极介电质的经暴露表面沿着沟槽61的侧壁生长，这有助于由下而上沉积制程1000。此外，可使用诸如氢(hydrogen，h2)、氮(nitrogen，n2)、组合或类似者的载气来移动及携带用于该制程的前驱物。在使用氢(hydrogen，h2)作为载气的实施例中，使用约0slm与约20slm之间的流速。在一些实施例中，使用约500℃与约750℃之间的制程温度及约1托与约300托之间的制程应力来执行由下而上沉积制程。然而，可利用任何适合的制程温度及应力。一旦形成，虚设栅极材料层1001可经平坦化，诸如通过化学机械平坦化。
140.根据一些实施例，可执行种晶层处理900以将经处理底部种晶结构91中的杂质浓
度降低至基本上匹配预期在沉积后存在于虚设栅极材料层1001中的杂质浓度的期望水平。举例而言，经处理底部种晶结构内的杂质浓度可在虚设栅极材料层1001内的杂质浓度的约0％至约2％内。因此，根据一些实施例，经处理底部种晶结构91与虚设栅极材料层1001之间的界面1003可形成为虚设栅极层1005的无缝界面。尽管用虚线绘制了界面1003，但是在其中界面1003形成为无缝界面的虚设栅极层1005的这些实施例中，在经处理底部种晶结构91与虚设栅极材料层1001之间可能没有界面的指示。因此，虚设栅极层1005形成为无缝及无空隙的结构。
141.图11是根据一些实施例的间隙充填制程1150的流程图。间隙充填制程1150可通过最初执行种晶层沉积制程700以将底部层75沉积在虚设栅极介电层73上方及沟槽61中来执行。一旦底部层75已沉积，则执行种晶层蚀刻制程800以移除沉积在沟槽61之内及之外的多余硅材料、形成底部种晶结构77的底部层75的剩余材料及形成开口81的沟槽的剩余区域。根据一些实施例，执行种晶层处理900以自底部种晶结构77移除杂质且形成经处理底部种晶结构91。一旦经处理底部种晶结构91已形成，则在由下而上沉积制程1000中自经处理底部种晶结构91生长虚设栅极材料层1001以填充及过度填充开口81。根据一些实施例，含氯硅前驱物(诸如mcs、dcs、及tcs)可用作用于虚设栅极数据层1001的沉积的前驱物。这些含氯硅前驱物在硅上提供优异的选择性生长行为，在二氧化硅上提供非选择性生长行为。因此，虚设栅极层1005通过自经处理底部种晶结构91(例如，si)的选择性生长行为及通过沿着开口81(例如，sio2)的侧壁的非选择性生长行为以由下而上的方式来形成，而不在虚设栅极材料层1001内形成任何空隙。
142.图12是根据一些实施例的finfet的制造的中间阶段的横截面图。除了多个鳍片/finfet之外，图12是参考图1中图示的横截面a-a来图示。特别地，图12图示根据一些实施例的罩幕层64的形成。一旦虚设栅极材料层1001已形成，则在虚设栅极材料层1001上方形成罩幕层64。罩幕层64可包括，举例而言，sin、sion、或类似者，且可使用物理气相沉积(physical vapor deposition，pvd)、cvd、溅射沉积、或用于沉积所选材料的其他技术来沉积。在这个实例中，虚设栅极材料层1001、经处理底部种晶结构91、虚设栅极介电层73、及单个罩幕层64是跨n型区50n及p型区50p而形成的。注意，虚设栅极介电层73被示为覆盖鳍片52及隔离区56的上表面仅是出于说明的目的。在一些实施例中，虚设栅极介电层73可经沉积，使得虚设栅极介电层73仅覆盖鳍片52的通道区58。
143.图13a至图14b图示根据一些实施例的形成finfet的进一步中间步骤的横截面图。除了多个鳍片/finfet之外，图13a及图14a是沿着图1中图示的参考横截面a-a来图示。除了多个鳍片/finfet之外，图13b及图14b是沿着图1中图示的类似横截面b-b来图示。
144.在图13a及图13b中，可使用可接受的光学微影术及蚀刻技术将罩幕层64(如图11所示)进行图案化，以形成一或多个罩幕1301。罩幕1301的图案接着可经转移至虚设栅极层1005。在一些实施例(未图示)中，罩幕1301的图案亦可通过可接受的蚀刻技术经转移至虚设栅极介电层73以形成虚设栅极结构1303。虚设栅极结构1303覆盖鳍片52的通道区58的相应者。罩幕1301的图案可用于将虚设栅极结构1303的各者与虚设栅极结构1303的相邻者实体地分开。虚设栅极结构1303亦可具有基本垂直于鳍片52中的相应一者的纵向方向的纵向方向。
145.进一步在图13a及图13b中，可在虚设栅极结构1303、罩幕1301、及/或鳍片52的经
暴露表面上形成栅极密封间隔物80。热氧化或沉积后进行各向异性蚀刻可形成栅极密封间隔物80。
146.在形成栅极密封间隔物80之后，可执行用于淡掺杂源极/漏极(lightly doped source/drain，ldd)区(未明确图示)的植入。在具有不同装置类型的实施例中，类似于上面在图6中讨论的植入，可在n型区50n上方形成诸如光阻剂的罩幕，同时暴露p型区50p，且可将适当类型(例如，p型)的杂质植入至p型区50p中的经暴露鳍片52中。罩幕可接着经移除。随后，在暴露n型区50n的同时，可在p型区50p上方形成诸如光阻剂的罩幕，且可将适当类型的杂质(例如，n型)植入至n型区50n中的经暴露鳍片52中。罩幕可接着经移除。n型杂质可是先前讨论的任何n型杂质，且p型杂质可是先前讨论的任何p型杂质。淡掺杂源极/漏极区可具有自约10
15
cm-3
至约10
16
cm-3
的杂质浓度。退火可用于启动经植入杂质。
147.在图14a及图14b中，沿着虚设栅极结构1303及罩幕1301的侧壁在栅极密封间隔物80上形成栅极间隔物86。栅极间隔物86可通过共形地沉积绝缘材料且随后各向异性蚀刻绝缘材料而形成。栅极间隔物86的绝缘材料可是氮化硅、sicn、其组合、或类似者。
148.图15a及图15b图示根据一些实施例的在形成finfet的更进一步中间步骤的横截面图。除了多个鳍片/finfet之外，图15a是沿着图1中图示的参考横截面a-a来图示，且图15b是沿着图1中图示的参考横截面b-b来图示。在图15a及图15b中，在鳍片52中形成源极/漏极区82以在通道区58的相应者中施加应力，从而改善效能。源极/漏极区82形成于鳍片52中，使得虚设栅极结构1303的各者布置在源极/漏极区82的相应相邻对之间。在一些实施例中，源极/漏极区82可延伸至鳍片52，且亦可穿透鳍片52。在一些实施例中，栅极间隔物86用于以适当的横向距离将源极/漏极区82与虚设栅极结构1303分开，使得源极/漏极区82不会将随后形成的finfet的栅极短路。
149.n型区50n中的源极/漏极区82(例如，nmos区)可通过遮蔽p型区50p(例如，pmos区)来形成，且蚀刻n型区50n中的鳍52的源极/漏极区以在鳍片52中形成凹槽。接着，n型区50n中的源极/漏极区82在凹槽中经磊晶生长。源极/漏极区82可包括任何可接受的材料，诸如适合于n型finfet的材料。举例而言，若鳍片52是硅，则n型区50n中的源极/漏极区82可包括在通道区58中施加拉伸应变的材料，诸如硅、sic、sicp、sip、或类似者。n型区50n中的源极/漏极区82可具有自鳍片52的相应表面升高的表面且可具有小平面。
150.p型区50p中的源极/漏极区82(例如，pmos区)可通过遮蔽n型区50n(例如，nmos区)来形成，且蚀刻p型区50p中的鳍片52的源极/漏极区以在鳍片52中形成凹槽。接着，p型区50p中的源极/漏极区82在凹槽中经磊晶生长。源极/漏极区82可包括任何可接受的材料，诸如适合于p型finfet的材料。举例而言，若鳍片52是硅，则p型区50p中的源极/漏极区82可包含在通道区58中施加压缩应变的材料，sige、sigeb、ge、gesn、或类似者。p型区50p中的源极/漏极区82亦可具有自鳍片52的相应表面升高的表面且可具有小平面。
151.源极/漏极区82及/或鳍片52可植入掺杂剂以形成源极/漏极区，类似于先前讨论的形成淡掺杂源极/漏极区的制程，随后进行退火。源极/漏极区可具有约10
19
cm-3
与约10
21
cm-3
之间的杂质浓度。用于源极/漏极区的n型及/或p型杂质可是先前讨论的任何杂质。在一些实施例中，源极/漏极区82可在生长期间经原位掺杂。
152.除了多个鳍片/finfet之外，图15c及图15d是沿着图1中图示的参考横截面c-c来图示。特别地，图15c及图15d图示，由于用于在n型区50n及p型区50p中形成源极/漏极区82
的磊晶制程，磊晶源极/漏极区的上表面具有横向向外延伸超出鳍片52的侧壁的小平面。在一些实施例中，这些小平面使得同一finfet的源极/漏极区82的相邻者合并，如图15c所图示。在其他实施例中，在磊晶制程完成之后，源极/漏极区82的相邻者保持分开，如图15d所图示。
153.图16a至图21b图示根据一些实施例的形成finfet的又进一步中间步骤的横截面图。除了多个鳍片/finfet之外，图16a、图17a、图18a、图19a、图20a、及图21a沿着图1中图示的参考横截面a-a来图示。除了多个鳍片/finfet之外，图16b、图17b、图18b、图19b、图20b、及图21b沿着图1中图示的类似横截面b-b来图示。
154.在图16a及图16b中，第一ild(层间介电质层)88在图15a及图15b中图示的结构上方沉积。第一ild 88可由介电材料形成，且可通过任何适合的方法来沉积，诸如cvd、电浆增强cvd(plasma-enhanced cvd，pecvd)、或fcvd。介电材料可包括磷硅酸盐玻璃(phospho-silicate glass，psg)、硼硅酸盐玻璃(boro-silicate glass，bsg)、掺硼磷硅酸盐玻璃(boron-doped phospho-silicate glass，bpsg)、未掺杂硅酸盐玻璃(undoped silicate glass，usg)、或类似者。可使用由任何可接受制程形成的其他绝缘材料。在一些实施例中，接触蚀刻停止层87布置在第一ild 88与源极/漏极区82、罩幕1301、及栅极间隔物86之间。接触蚀刻停止层87可包含具有不同于第一ild 88的材料的蚀刻速率的介电材料，诸如氮化硅、氧化硅、氧氮化硅、及类似者。
155.在图17a及图17b中，可执行诸如化学机械平坦化的平坦化制程，以使第一ild 88的顶表面与虚设栅极结构1303或罩幕1301的顶表面齐平。平坦化制程亦可自虚设栅极结构1303上方移除罩幕1301、及沿着罩幕1301的侧壁的栅极密封间隔物80及栅极间隔物86的部分。在平坦化制程之后，虚设栅极结构1303、栅极密封间隔物80、栅极间隔物86、及第一ild 88的顶表面是水平的。因此，虚设栅极结构1303的顶表面经由第一ild 88暴露。在一些实施例中，可保留罩幕1301，在这种情况下，平坦化制程使第一ild 88的顶表面与罩幕1301的顶表面的顶表面齐平。
156.在图18a及图18b中，虚设栅极结构1303及罩幕1301(若存在)在蚀刻步骤(多个)中经移除，使得凹槽90形成。凹槽90中的虚设栅极介电层73的部分亦可经移除。在一些实施例中，仅移除虚设栅极结构1303，且虚设栅极介电层73保留且由凹槽90暴露。在一些实施例中，虚设栅极介电层73自管芯的第一区域(例如，核心逻辑区域)中的凹槽90移除，且在管芯的第二区域(例如，输入/输出区域)中的凹槽90中保留。在一些实施例中，虚设栅极结构1303通过各向异性干式蚀刻制程来移除。举例而言，蚀刻制程可包括使用反应气体(多种)的干式蚀刻制程，这些反应气体选择性地蚀刻虚设栅极结构1303而不蚀刻第一ild 88或栅极间隔物86。各凹槽90暴露鳍片52的相应一者的通道区58。各通道区58布置在源极/漏极区82的相邻对之间。在移除期间，当虚设栅极结构1303经蚀刻时，虚设栅极介电层73可用作蚀刻停止层。在移除虚设栅极结构1303之后，可视情况移除虚设栅极介电层73。
157.在图19a及图19b中，形成栅极介电层92及栅电极94以替换栅极。图19c图示图19b的第二部分89的详细视图。栅极介电层92共形地沉积在凹槽90中，诸如在鳍片52的顶表面及侧壁上及栅极密封间隔物80/栅极间隔物86的侧壁上。栅极介电层92亦可形成在第一ild 88的顶表面上。根据一些实施例，栅极介电层92包含氧化硅、氮化硅、或其多层。在一些实施例中，栅极介电层92包括高k介电材料，且在这些实施例中，栅极介电层92可具有大于约7.0
的k值，且可包括金属氧化物或hf、al、zr、la、mg、ba、ti、pb、及其组合的硅酸盐。栅极介电层92的形成方法可包括分子束沉积(molecular-beam deposition，mbd)、ald、pecvd、及类似者。在虚设栅极介电层73的部分保留在凹槽90中的实施例中，栅极介电层92包括虚设栅极介电层73的材料(例如，sio2)。
158.栅电极94分别沉积在栅极介电层92上方且填充凹槽90的剩余部分。栅电极94可包括含金属材料，诸如tin、tio、tan、tac、co、ru、al、w、其组合、或其多层。在填充栅电极94之后，可执行诸如cmp的平坦化制程，以移除栅极介电层92的多余部分及栅电极94的材料，这些多余部分在第一ild 88的顶表面上方。栅电极94及栅极介电层92的材料的剩余部分由此形成所得finfet的替换栅极。栅电极94及栅极介电层92可统称为“栅极堆叠”。栅极及栅极堆叠可沿着鳍片52的通道区58的侧壁延伸。图19b进一步图示了由虚线强调的第二部分89。
159.根据一些实施例，图19c图示图19b中强调的第二部分89的放大视图。尽管在图19b中图示了栅电极94的单层，但是栅电极94可包含任何数目的衬里层94a、任何数目的功函数调整层94b、及填充材料94c，如图19c所图示。
160.n型区50n及p型区50p中的栅极介电层92的形成可同时发生，使得各区域中的栅极介电层92由相同的材料形成，且栅电极94的形成可同时发生，使得各区域中的栅电极94由相同的材料形成。在一些实施例中，各区域中的栅极介电层92可通过不同的制程形成，使得栅极介电层92可是不同的材料，及/或各区域中的栅电极94可通过不同的制程形成，使得栅电极94可是不同的材料。当使用不同的制程时，可使用各种遮蔽步骤来遮蔽及暴露适当的区域。
161.在图20a及图20b中，第二ild 108在第一ild 88上方沉积。在一些实施例中，第二ild 108是通过可流动cvd方法形成的可流动膜。在一些实施例中，第二ild 108由诸如psg、bsg、bpsg、usg、或类似者的介电材料形成，且可通过诸如cvd及pecvd的任何适合的方法来沉积。根据一些实施例，在形成第二ild 108之前，栅极堆叠(包括栅极介电层92及栅电极94的对应者)经凹陷，使得在栅极堆叠上方及栅极间隔物86的相对部分之间直接形成凹陷，如图20a及图20b所图示。将包含一或多层介电材料(诸如氮化硅、氧氮化硅、或类似者)的栅极罩幕96填充在凹槽中，随后通过平坦化制程以移除在第一ild 88上方延伸的介电材料的多余部分。随后形成的栅极触点110(图21a及图21b)穿透栅极罩幕96以接触经凹陷栅电极94的顶表面。
162.在图21a及图21b中，根据一些实施例，栅极触点110及源极/漏极触点112经由第二ild 108及第一ild 88来形成。用于源极/漏极触点112的开口经由第一ild 88及第二ild 108形成，且用于栅极触点110的开口经由第二ild 108及栅极罩幕96形成。可使用可接受的光学微影术及蚀刻技术形成开口。在开口中形成诸如扩散阻挡层、附着层、或类似者的衬里及导电材料。衬里可包括钛、氮化钛、钽、氮化钽、或类似者。导电材料可是铜、铜合金、银、金、钨、钴、铝、镍、或类似者。可执行诸如cmp的平坦化制程以自第二ild 108的表面移除多余材料。剩余的衬里及导电材料在开口中形成源极/漏极触点112及栅极触点110。可执行退火制程以在源极/漏极区82的磊晶生长与源极/漏极触点112之间的界面处形成硅化物。源极/漏极触点112实体及电耦合至源极/漏极区82，且栅极触点110实体及电耦合至栅电极94。源极/漏极触点112及栅极触点110可在不同的制程中形成，或可在相同的制程中形成。尽管示出为形成在相同的横截面中，但应理解，源极/漏极触点112及栅极触点110中的各者
可形成在不同的横截面中，这可避免触点短路。
163.前述内容概述几个实施例的特征，使得熟悉此项技术者可更佳地理解本揭露的态样。熟悉此项技术者应了解，这些技术者可容易将本揭露用作作为设计或修改用于实现本文中介绍的实施例的相同目的及/或达成与本文中介绍的实施例的相同优点的其他制程及结构的基础。熟悉此项技术者亦应认识到，这些等效构造不背离本揭露的精神及范畴，且这些技术者可在不背离本揭露的精神及范畴的情况下作出本文中的各种改变、取代及改动。
164.诸如本文讨论的实施例包括形成硅材料(诸如基于硅烷的材料层)的方法及所得结构。通常，实施例包括以下制程：在基板中形成沟槽及鳍片、在沟槽中形成氧化物层、在沟槽中沉积第一可流动硅材料、蚀刻第一可流动硅材料以在沟槽中形成底部结构、处理底部结构、及使用第二可流动硅材料在沟槽中且在底部结构上方执行由下而上沉积。在一些实施例中，处理允许在沟槽内形成无缝结构，且由下而上沉积允许在凹槽内形成无空隙结构。在一些实施例中，如本文讨论的制程可表现出较少的问题，诸如由于鳍片弯曲及/或高深宽比的沟槽而在沟槽间隙充填期间的接缝及空隙的形成。
165.根据一些实施例，一种制造半导体装置的方法包括：在基板中的多个鳍片之间形成凹槽；在鳍片上方且在凹槽中形成介电层；在凹槽中形成底部种晶结构；且自底部种晶结构生长虚设栅极材料，其中虚设栅极材料在凹槽中由下而上完全生长，而不自介电层生长虚设栅极材料。在该方法的实施例中，形成底部种晶结构包括使用高阶硅烷作为前驱物；将高阶硅烷冷凝成可流动硅膜；且将可流动硅膜沉积在凹槽中。在实施例中，形成底部种晶结构进一步包括自凹槽的侧壁移除种晶层。在实施例中，生长虚设栅极材料以虚设栅极材料填充凹槽，而不在虚设栅极材料中形成空隙。在实施例中，方法进一步包括在生长虚设栅极材料之前，通过处理底部种晶结构来移除底部种晶结构中的杂质。在该方法的实施例中，生长虚设栅极材料包括使用含氯硅前驱物。在该方法的实施例中，含氯硅前驱物是三氯硅烷。
166.根据一些实施例，一种制造半导体装置的方法包括：在基板中的多个鳍片之间形成沟槽；在沟槽底部处且沿着沟槽的侧壁形成栅极介电材料；在栅极介电材料上方沉积第一硅材料；通过蚀刻第一硅材料，沿着沟槽的侧壁暴露栅极介电材料；且在第一硅材料上方执行第二硅材料的由下而上沉积。在实施例中，沉积第一硅材料包括至少部分地使用第一可流动材料。在实施例中，执行由下而上沉积包括使用第二可流动材料，第二可流动材料不同于第一可流动材料。在实施例中，使用第一可流动材料包括使用环戊硅烷且其中使用第二可流动材料包括使用二氯硅烷。在实施例中，方法进一步包括在执行由下而上沉积之前，对第一硅材料执行修改第一硅材料的第一材料组成的处理。在实施例中，执行处理可降低第一硅材料中的氢浓度。在该方法的实施例中，使用400℃至1000℃范围内的制程温度来执行处理。
167.根据另一实施例，一种制造半导体装置的系统包括：容纳基板的腔室；第一前驱物递送系统；连接在第一前驱物递送系统与腔室之间的前驱物控制器；邻近腔室入口的加热元件；及邻近腔室的冷却元件，其中冷却元件经定位以冷却来自第一前驱物递送系统的第一前驱物，以将第一前驱物冷凝至基板上的鳍片之间的沟槽中。在实施例中，加热元件亦邻近腔室的出口。在实施例中，系统进一步包括注入单元，注入单元包括第一末端，其耦合至腔室入口以接收气相的第一前驱物；及第二末端，其定位为邻近冷却元件以释放邻近冷却元件的第一前驱物。在实施例中，注入单元的第一末端亦定位为邻近加热元件。在实施例
中，第一前驱物包括高阶硅烷前驱物。在实施例中，系统进一步包括通过前驱物控制器连接至腔室的第二前驱物递送系统，其中注入单元耦合至腔室入口，亦以接收来自第二前驱物递送系统的气相的第二前驱物且释放邻近冷却元件的第二前驱物，冷却元件经定位以将第二前驱物冷却且冷凝至沟槽中，其中第二前驱物包括含氯硅前驱物。
168.前述内容概述几个实施例的特征，使得熟悉此项技术者可更佳地理解本揭露的态样。熟悉此项技术者应了解，这些技术者可容易将本揭露用作作为设计或修改用于实现本文中介绍的实施例的相同目的及/或达成与本文中介绍的实施例的相同优优点的其他制程及结构的基础。熟悉此项技术者亦应认识至，这些等效构造不背离本揭露的精神及范畴，且这些技术者可在不背离本揭露的精神及范畴的情况下作出本文中的各种改变、取代及改动。