碳化硅MOSFET器件及其制造方法与流程

碳化硅mosfet器件及其制造方法
技术领域
1.本发明涉及自对准碳化硅mosfet器件技术领域，特别涉及一种碳化硅mosfet器件及其制造方法。


背景技术：

2.碳化硅(sic)材料具有优良的物理和电学特性，以其宽的禁带宽度、高的热导率、大的饱和漂移速度和高的临界击穿电场等独特优点，成为制作高功率、高频、高压、耐高温、抗辐射器件的理想半导体材料，在军事和民事方面具有广阔的应用前景。碳化硅mosfet器件具有由开关速度快、导通电阻小等优势，且在较小的漂移层厚度可以实现较高的击穿电压水平，减小功率开关模块的体积，降低能耗，在功率开关、转换器等应用领域中优势明显。
3.由于sic中的离子的扩散系数较低，无法使用硅(si)mosfet中双扩散的形式，自对准形成沟道，一般的sic mosfet器件沟道的形成方法是使用独立两张掩模版，离子注入形成p型体区和n+源区。同时由于沟道电阻在sic mosfet中占比不可忽略，为了降低导通电阻，沟道长度越短越好。但是受限于光刻精度，非自对准工艺中，两次光刻的对准偏差对器件的性能和可靠性都有影响。
4.为了实现更短的沟道，sic mosfet采用不同于si的沟道自对准工艺，比较常规的做法是，首先利用光刻后的多晶硅做p型体区的阻挡层，形成p型体区后对多晶硅进行氧化，多晶硅会在表面以及侧壁形成一定厚度的二氧化硅，利用侧壁的二氧化硅作为阻挡层可以实现n+源区的自对准注入。但是该方法仍然不能实现精确控制沟道的长度，进一步降低导通电阻的目的。


技术实现要素：

5.鉴于上述问题，本发明的目的在于提供一种碳化硅mosfet器件及其制造方法，通过调整形成体区时的离子注入的入射角度和能量，精确控制沟道横向延伸的长度，从而实现短沟道，降低导通电阻。
6.根据本发明的一方面，提供一种碳化硅mosfet器件的制造方法，包括：在第一掺杂类型的碳化硅衬底的第一表面上形成第一掺杂类型的外延层；在所述外延层中离子注入形成第一掺杂类型的源区；在所述外延层中离子注入形成第二掺杂类型的体区，所述第二掺杂类型与所述第一掺杂类型相反；在所述外延层的第一表面上形成栅极结构，所述栅极结构包括栅介质层，栅极导体以及层间介质层；在所述层间介质层中形成开口以暴露所述源区的表面；以及形成源极接触和漏极接触，所述源极接触形成在所述层间介质层的表面上并且经由所述开口与所述源区相连接，所述漏极接触形成在所述衬底的第二表面上，其中，在形成源区和体区时采用同一个掩模进行离子注入，并且利用离子注入的倾角控制使得所述体区的横向延伸范围大于所述源区的横向延伸范围，使得所述体区位于所述源区的周边部分形成横向延伸的沟道，所述栅极导体的至少一部分位于所述沟道上方。
7.可选地，在形成源区时的离子注入方向垂直于所述外延层的表面，在形成体区时
的离子注入角度相对于所述外延层的表面倾斜。
8.可选地，根据所述掩模厚度和所述沟道长度计算离子注入的倾角和能量。
9.可选地，在所述外延层中离子注入形成第二掺杂类型的体区和在所述外延层的第一表面上形成栅极结构的步骤之间，还包括：在所述外延层中离子注入形成第二掺杂类型的第一接触区和第二接触区，所述第二接触区位于所述第一接触区的上方，所述第一接触区到达所述体区，其中，所述开口还暴露所述第二接触区的表面，所述源极接触与所述第二接触相连接。
10.可选地，在所述外延层中离子注入形成第一掺杂类型的源区的步骤包括：在所述外延层的第一表面上形成第一阻挡层并在所述第一阻挡层中形成第一通孔；以所述第一阻挡层为掩膜对所述外延层进行离子注入形成第一掺杂类型的源区。
11.可选地，在所述外延层中离子注入形成第二掺杂类型的体区的步骤包括：以所述第一阻挡层为掩膜，在所述外延层中采用倾斜的进行离子注入形成第二掺杂类型的体区；去除所述第二阻挡层。
12.可选地，在所述外延层中离子注入形成第二掺杂类型的第一接触区和第二接触区的步骤包括：在所述外延层的第一表面上形成第二阻挡层并在所述第二阻挡层中形成第二通孔；以所述第二阻挡层为掩膜对所述外延层进行多次的离子注入形成第一接触区和第二接触区；去除所述第二阻挡层，其中，所述第一接触区位于所述第二接触区的下方，且所述第二接触区的掺杂浓度大于所述第一接触区的掺杂浓度。
13.可选地，在所述外延层的第一表面上形成栅极结构的步骤包括：在所述外延层的第一表面上形成栅介质层和栅极导体；去除所述第二接触区上方的栅极导体以及部分源区上方的栅极导体，在所述栅介质层和所述栅极导体上形成层间介质层。
14.可选地，第一掺杂类型为n型掺杂，所述第二掺杂类型为p型掺杂。
15.根据本发明的另一方面，提供一种碳化硅mosfet器件，包括：第一掺杂类型的碳化硅衬底；第一掺杂类型的外延层，所述外延层位于所述衬底的第一表面上；第二掺杂类型的体区，所述体区位于所述外延层中，所述第二掺杂类型与所述第一掺杂类型相反；第一掺杂类型的源区，所述源区位于所述体区中；位于所述外延层的第一表面上的栅极结构，所述栅极结构包括栅介质层，栅极导体以及层间介质层；位于所述层间介质层中的开口，所述开口暴露所述源区的表面；以及源极接触和漏极接触，所述源极接触位于所述层间介质层的表面上并且经由所述开口与所述源区相连接，所述漏极接触位于所述衬底的第二表面上，其中，所述体区位于所述源区的周边部分形成横向延伸的沟道，所述栅极导体的至少一部分位于所述沟道上方。
16.可选地，利用离子注入的倾角控制使得所述体区的横向延伸范围大于所述源区的横向延伸范围，以形成所述沟道。
17.可选地，所述横向沟道的长度小于0.5um。
18.可选地，还包括：位于所述外延层中的第二掺杂类型的第一接触区和第二接触区，所述第二接触区位于所述第一接触区的上方，所述第一接触区到达所述体区，其中，所述开口还暴露所述第二接触区的表面，所述源极接触与所述第二接触相连接。
19.可选地，第一掺杂类型为n型掺杂，所述第二掺杂类型为p型掺杂。
20.本发明提供的碳化硅mosfet器件及其制造方法，在第一阻挡层具有通孔的情况
下，通过调整形成体区时离子注入的入射角度和能量，可以精确控制沟道横向延伸的长度，体区的横向延伸范围大于源区的横向延伸范围的长度就是沟道长度。
21.本发明提供的碳化硅mosfet器件的制造方法中，采用同一个掩膜形成源区和体区，其中，采用倾斜的离子注入形成体区，通过形成第一阻挡层，可以在形成栅极结构之前就形成源区和体区，因此，相比于通过形成栅极结构的侧墙来控制沟道的长度，本技术中的沟道长度更容易控制，且能实现更短的沟道。
附图说明
22.通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
23.图1示出了根据本发明实施例的碳化硅mosfet器件的结构图；
24.图2a至图2f示出了根据本发明实施例的碳化硅mosfet器件的制造方法的各阶段截面图。
具体实施方式
25.以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
26.应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一区域“下面”或“下方”。
27.如果为了描述直接位于另一层、另一区域上面的情形，本文将采用“直接在
……
上面”或“在
……
上面并与之邻接”的表述方式。
28.下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
29.图1示出了根据本发明实施例的碳化硅mosfet器件的结构图。
30.参考图1，本技术的碳化硅mosfet器件100包括：第一掺杂类型的碳化硅衬底110，位于衬底110上方的第一掺杂类型的外延层120，位于外延层120上方的栅极结构130和源极接触140，以及位于衬底110下方的漏极接触150。其中，还包括位于外延层120中的第二掺杂类型的体区122，第一掺杂类型的源区121，以及第二掺杂类型的第一接触区123和第二接触区124，具体地，第二接触区124位于第一接触区123上方，第二掺杂类型的体区122位于第一接触区123和第二接触区124的两侧，第一掺杂类型的源区121位于第二接触区124两侧的第二掺杂类型的体区122中，且与第二接触区124接触。
31.在该实施例中，栅极结构130位于外延层120中的至少部分源区121的上方，暴露第二接触区124的表面和部分源区121的表面。栅极结构130包括栅介质层131，栅极导体132以及层间介质层133，栅介质层131位于外延层120的表面，栅极导体132位于栅介质层131上，层间介质层133位于栅极导体132上方和侧壁，且与栅介质层131连接，栅介质层131与层间介质层133的材料相同。
32.源极接触140位于第二接触区124的上方以及部分源区121的上方，且覆盖栅极结
构130，漏极接触150则位于衬底110的第二表面，即远离外延层120的一侧表面。在最终的碳化硅mosfet器件100中，还需对栅极结构130上方的源极接触140进行蚀刻打孔，形成引出栅极接触(图中未示出)的通孔，并形成栅极接触。
33.在该实施例中，第一掺杂类型例如为n型掺杂，第二掺杂类型例如为p型掺杂，或者第一掺杂类型为p型掺杂，第二掺杂类型为n型掺杂。在本技术中，第一掺杂类型的源区121为n+源区，第二掺杂类型的体区122为p型体区，第一接触区123为p型接触区，第二接触区为p+接触区。此外，本技术中的衬底110为n+型衬底，外延层120为n
‑
型外延层。
34.在本技术所示的碳化硅mosfet器件100中，体区122在横向方向上比源区121长的部分即为器件的沟道，而本技术中，在形成第一阻挡层(图1中未示出)后，采用倾斜的离子注入方法，通过调节形成体区122时离子注入的倾斜角度以及能量，可以精确控制沟道的长度，从而实现短沟道，且降低导通电阻。
35.图2a至图2f示出了根据本发明实施例的碳化硅mosfet器件的制造方法的各阶段截面图，具体包括以下步骤：
36.步骤1：在外延层120的上形成第一阻挡层101，并对第一阻挡层蚀刻形成多个第一通孔102，通过多个第一通孔102对外延层120进行离子注入，以形成源区121，如图2a所示。
37.在该步骤中，采用化学气相沉积工艺，物理气相沉积工艺或等离子体辅助沉积工艺等，在外延层120的第一表面上形成第一阻挡层101，然后采用各项异性蚀刻，例如采用干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀等，对第一阻挡层101进行蚀刻，以形成贯穿第一阻挡层101，暴露所述外延层120第一表面的多个第一通孔102，其中，第一通孔102作为后续步骤中的离子注入窗口。在该实施例中，第一阻挡层101的材料为多晶硅、二氧化硅、氮化硅或其他可以作为阻挡层的材料。
38.进一步地，通过多个第一通孔102对外延层120进行离子注入，该步骤中采用垂直于外延层120表面方向的离子注入形成源区121。其中，通过第一通孔102的直径控制源区121在外延层120中的宽度，通过控制离子注入的能量控制源区121在外延层120中的深度。
39.在该实施例中，外延层120位于衬底110的第一表面上，且外延层120、源区121和衬底110均为n型掺杂，但是衬底110和源区121为n+掺杂，外延层120为n
‑
掺杂，即衬底110和源区121的掺杂剂量大于外延层120的掺杂剂量。
40.步骤2：通过第一阻挡层101在外延层120中形成体区122，如图2b所示。
41.在该步骤中，以第一阻挡层101为掩膜，通过第一阻挡层101中的第一通孔102对外延层120进行离子注入，以形成体区。
42.在该实施例中，采用倾斜的离子注入方式通过第一阻挡层101上的第一通孔102在外延层120中形成体区122，体区122的掺杂类型为p型。其中，体区122通过注入p型的离子形成，且体区122在沿外延层120第一表面方向上的长度大于源区121在沿外延层120第一表面方向上的长度，即源区121位于体区122中。
43.其中，源区121沿外延层120第一表面方向上的边缘到体区122沿外延层120第一表面方向上的边缘之间的距离即为半导体器件的沟道长度，在该实施例中，沟道的横向长度小于0.5um。而在本技术中，通过调节体区离子注入时的入射角度和入射能量，可以精确控制沟道长度，或者根据第一阻挡层101的厚度和沟道长度可以计算出离子注入的倾角和能量，实现更短的沟道，从而降低导通电阻。
44.在该实施例中，在进行离子注入形成体区122的过程中，衬底110进行旋转，使得体区122超过第一阻挡层101的部分在外延层120中各区域超过的长度都相同，从而提高了器件中的沟道长度的一致性，进而提高了器件的可靠性。
45.步骤3：去除第一阻挡层101，在外延层120的第一表面上形成图案化的第二阻挡层105，并在外延层120中形成第一接触区123和第二接触区124，如图2c所示。
46.在该步骤中，采用湿法蚀刻工艺，将半导体结构浸入蚀刻溶液中，去除第一阻挡层101，并在外延层120的第一表面上沉积形成第二阻挡层105，图案化第二阻挡层105，在第二阻挡层105中形成第二通孔106。在该实施例中，第二通孔106暴露外延层120的第一表面，且暴露一部分源区121，体区122以及位于相邻体区122之间的外延层120。其中，第二阻挡层105的材料为多晶硅、二氧化硅、氮化硅或其他可以作为阻挡层的材料。
47.进一步地，通过第二阻挡层105上的第二通孔106，对外延层进行离子注入，从而形成第一接触区123和第二接触区124，第一接触区123和第二接触区124的掺杂类型为p型。具体地，在离子注入的过程中，可以分为多次进行离子注入，以及通过调节离子注入的入射能量，使得靠近外延层120第一表面的第二接触区124的掺杂剂量大于位于第二接触区124下方的第一接触区123的掺杂剂量。
48.在该实施例中，第一接触区123和第二接触区124之间的结深等于或超过体区122。
49.步骤4：去除第二阻挡层105，在外延层120的第一表面上形成栅介质层131和栅极导体132，如图2d所示。
50.在该步骤中，采用湿法蚀刻工艺，将半导体结构浸入蚀刻溶液中，去除第二阻挡层105，并在外延层120的第一表面上采用化学气相沉积工艺，物理气相沉积工艺或等离子体辅助沉积工艺等沉积栅介质层131和栅极导体132。
51.进一步地，还包括对栅极导体132进行图案化，使其暴露第二接触层124上方的栅介质层131，以及部分源区121上方的栅介质层131。
52.在该实施例中，在去除第二阻挡层105和形成栅介质层131的步骤之间，还包括：对外延层120中的离子注入进行激活退火。
53.步骤5：在栅介质层131和栅极导体132的表面上形成层间介质层133，并对层间介质层133和栅介质层131进行蚀刻，暴露外延层120的部分表面，如图2e所示。
54.在该步骤中，采用化学气相沉积工艺，物理气相沉积工艺或等离子体辅助沉积工艺等在栅介质层131和栅极导体132的表面上沉积层间介质层133，由于栅极导体132仅位于半导体结构的两侧，而中间部分暴露栅介质层131，因此，层间介质层133在中间部分与栅介质层接触，从而形成栅介质层131和层间介质层133包围栅极导体132的情况。
55.进一步地，还包括蚀刻中间部分的层间介质层133和栅介质层131形成开口，从而暴露外延层120中第二接触区124的表面以及部分源区121的表面，此外，蚀刻后的层间介质层133和栅介质层131仍然保持包围栅极导体132的状态。
56.步骤6：在半导体结构的第一表面沉积形成源极接触140以及在衬底110的第二表面形成漏极接触150，如图2f所示。
57.在该步骤中，采用化学气相沉积工艺，物理气相沉积工艺或等离子体辅助沉积工艺等分别在半导体结构的第一表面沉积形成源极接触140以及在衬底110的第二表面形成漏极接触150。再该实施例中，源极接触140通过层间介质层133中的开口与外延层120中的
第一接触区124的表面以及部分源区121的表面接触，且覆盖栅极结构130的表面，漏极接触150覆盖衬底110的第二表面，且源极接触140和漏极接触150均为加厚合金。
58.在图2f所示的步骤6之后，还包括对在栅极结构130上方的源极接触140进行蚀刻，以用于形成栅极的引出。
59.本发明提供的碳化硅mosfet器件及其制造方法，在第一阻挡层具有通孔的情况下，通过调整形成体区时离子注入的入射角度和能量，可以精确控制沟道横向延伸的长度，体区的横向延伸范围大于源区的横向延伸范围的长度就是沟道长度。
60.本发明提供的碳化硅mosfet器件的制造方法中，采用同一个掩膜形成源区和体区，其中，采用倾斜的离子注入形成体区，通过形成第一阻挡层，可以在形成栅极结构之前就形成源区和体区，因此，相比于通过形成栅极结构的侧墙来控制沟道的长度，本技术中的沟道长度更容易控制，且能实现更短的沟道。
61.依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。