闪存的制造方法与流程

1.本发明涉及一种半导体集成电路制造方法，特别涉及一种闪存的制造方法。


背景技术：

2.如图1所示，是现有38超级闪存(sf)的结构示意图；现有38超级闪存包括：
3.在半导体衬底101上形成有第一栅介质层(未显示)和字线(wl)多晶硅栅102。
4.浮栅(fg)104由tin层组成。在浮栅104和字线多晶硅栅102隔离有栅间介质层103。
5.在源区109的上方形成有控制栅(cg)106，控制栅106同时作为源线(sl)。
6.在控制栅106和浮栅104之间隔离有栅间介质层105。
7.擦除栅108覆盖在控制栅106和浮栅104的顶部且擦除栅108和底部的控制栅106和浮栅104之间隔离有栅间介质层107。
8.在字线多晶硅栅102的侧面的半导体衬底101中还自对准形成有轻掺杂漏区110a和漏区110。
9.相比于业界第3代sf结构，38sf利用水平电场的写操作和尖端tin无电压耦合的擦操作，极大提升擦写效率和降低操作电压。该结构增大了eg对fg的嵌套窗口以及更好尖端控制，耐久力(endurance)性能更佳。


技术实现要素：

10.本发明所要解决的技术问题是提供一种闪存的制造方法，能自对准形成字线多晶硅栅，能减少光罩层次并从而能降低工艺成本。
11.为解决上述技术问题，本发明提供的闪存的制造方法包括如下步骤：
12.步骤一、在半导体衬底上形成第一栅介质层和第一多晶硅层。
13.步骤二、在所述第一多晶硅层的顶部形成硬质掩膜层。
14.步骤三、光刻定义出源线形成区域，根据光刻定义依次对所述硬质掩膜层、所述第一多晶硅层和所述第一栅介质层进行第一次刻蚀形成源线开口，所述源线开口的底部将所述半导体衬底表面暴露；所述第一次刻蚀形成的所述第一多晶硅层的侧面为字线多晶硅栅的第一侧面。
15.步骤四、在所述源线开口的底部的所述半导体衬底中形成源区。
16.步骤五、在所述源线开口的侧面形成第一栅间介质层和形成由tin层组成的浮栅；所述第一栅间介质层在所述浮栅和所述字线多晶硅栅之间实现隔离，所述第一栅间介质层还位于所述浮栅底部的所述半导体衬底表面实现所述浮栅和所述源区之间的隔离。
17.步骤六、在形成有所述第一栅间介质层和所述浮栅的所述源线开口中形成第二栅间介质层和由导电材料层组成的控制栅；所述第二栅间介质层在所述控制栅和所述浮栅之间实现隔离。
18.步骤七、形成第三栅间介质层和擦除栅的导电材料层，光刻定义出擦除栅的形成区域并对所述第三栅间介质层和所述擦除栅的导电材料层进行刻蚀形成所述擦除栅；所述
擦除栅位于所述浮栅和所述控制栅的顶部且所述擦除栅的覆盖区域大于所述源线开口的形成区域。
19.步骤八、去除所述硬质掩膜层，形成第一侧墙，所述第一侧墙形成在所述擦除栅的侧面以及所述擦除栅底部的所述第一栅间介质层的侧面。
20.步骤九、以所述第一侧墙为自对准条件对所述第一多晶硅层和所述第一栅介质层进行第二次刻蚀，所述第二次刻蚀形成的所述第一多晶硅层的侧面为所述字线多晶硅栅的第二侧面。
21.进一步的改进是，所述半导体衬底包括硅衬底。
22.进一步的改进是，所述第一栅介质层包括氧化层。
23.进一步的改进是，所述硬质掩膜层由第一氮化层和第二氧化层叠加而成。
24.进一步的改进是，步骤三的所述第一次刻蚀包括如下分步骤：
25.根据光刻定义依次对所述所述硬质掩膜层进行刻蚀。
26.在所述所述硬质掩膜层的侧面形成第二侧墙。
27.以所述第二侧墙为自对准条件对所述第一多晶硅层和所述第一栅介质层进行刻蚀形成所述源线开口。
28.进一步的改进是，所述第一次刻蚀中，在对所述第一栅介质层的刻蚀完成后，还包括对所述半导体衬底进行过刻蚀的步骤。
29.进一步的改进是，在所述第一次刻蚀的过刻蚀之前，还包括在所述第二侧墙的侧面和所述字线多晶硅栅的第一侧面形成第三侧墙的步骤，之后以所述第三侧墙为自对准条件进行所述第一次刻蚀的过刻蚀。
30.进一步的改进是，所述浮栅的顶部表面高于所述控制栅的顶部表面，所述浮栅在所述控制栅的顶部表面之上形成尖端结构。
31.进一步的改进是，所述控制栅的导电材料层采用钨。
32.进一步的改进是，在所述半导体衬底上形成有多个所述闪存的单元结构，一个所述源区为相邻两个所述单元结构共用。
33.进一步的改进是，步骤九之后还包括：
34.以所述字线多晶硅栅的第二侧面为自对准条件进行n+注入形成漏区。
35.进一步的改进是，闪存为38超级闪存。
36.进一步的改进是，所述第一侧墙的材料包括氧化层。
37.进一步的改进是，所述第二侧墙的材料包括氧化层。
38.进一步的改进是，所述第三侧墙的材料包括氧化层。
39.进一步的改进是，所述第一栅间介质层的材料包括氧化层；
40.所述第二栅间介质层的材料包括氧化层；
41.所述第三栅间介质层的材料包括氧化层。
42.本发明中，字线多晶硅栅的第一侧面采用源线开口的光罩自对准形成，不需要单独采用光罩定义字线多晶硅栅的第一侧面，字线多晶硅栅的第二侧面则是在擦除栅形成后形成于擦除栅侧面的第一侧墙自对准定义，故本发明能自对准形成字线多晶硅栅，能减少光罩层次并从而能降低工艺成本。
附图说明
43.下面结合附图和具体实施方式对本发明作进一步详细的说明：
44.图1是现有38超级闪存的结构示意图；
45.图2是本发明实施例闪存的制造方法的流程图；
46.图3a
‑
图3f是本发明实施例闪存的制造方法各步骤中的器件结构示意图。
具体实施方式
47.如图2所示，是本发明实施例闪存的制造方法的流程图；如图3a至图3f所示，是本发明实施例闪存的制造方法各步骤中的器件结构示意图；本发明实施例闪存为38超级闪存，本发明实施例闪存的制造方法包括如下步骤：
48.步骤一、如图3a所示，在半导体衬底201上形成第一栅介质层(未显示)和第一多晶硅层202。
49.本发明实施例中，所述半导体衬底201包括硅衬底。
50.所述第一栅介质层包括氧化层。
51.步骤二、如图3a所示，在所述第一多晶硅层202的顶部形成硬质掩膜层。
52.本发明实施例中，所述硬质掩膜层由第一氮化层203和第二氧化层204叠加而成。
53.步骤三、光刻定义出源线形成区域，根据光刻定义依次对所述硬质掩膜层、所述第一多晶硅层202和所述第一栅介质层进行第一次刻蚀形成源线开口，所述源线开口的底部将所述半导体衬底201表面暴露；所述第一次刻蚀形成的所述第一多晶硅层202的侧面为字线多晶硅栅202a的第一侧面。
54.本发明实施例中，所述第一次刻蚀包括如下分步骤：
55.根据光刻定义依次对所述所述硬质掩膜层进行刻蚀。
56.在所述所述硬质掩膜层的侧面形成第二侧墙205。
57.以所述第二侧墙205为自对准条件对所述第一多晶硅层202和所述第一栅介质层进行刻蚀形成所述源线开口。
58.在所述第一次刻蚀的过刻蚀之前，还包括在所述第二侧墙205的侧面和所述字线多晶硅栅202a的第一侧面形成第三侧墙206的步骤，之后以所述第三侧墙206为自对准条件进行所述第一次刻蚀的过刻蚀。
59.所述第一次刻蚀中，在对所述第一栅介质层的刻蚀完成后，还包括对所述半导体衬底201进行过刻蚀的步骤。
60.所述第二侧墙205的材料采用氧化层。所述第三侧墙206的材料采用氧化层。图3a中，所述第二侧墙205、所述第三侧墙206和所述第二氧化层204呈一整体结构。
61.步骤四、如图3b所示，在所述源线开口的底部的所述半导体衬底201中形成源区207。
62.本发明实施例中，在所述半导体衬底201上形成有多个所述闪存的单元结构，一个所述源区207为相邻两个所述单元结构共用。
63.步骤五、如图3b所示，在所述源线开口的侧面形成第一栅间介质层208和形成由tin层组成的浮栅209；所述第一栅间介质层208在所述浮栅209和所述字线多晶硅栅202a之间实现隔离，所述第一栅间介质层208还位于所述浮栅209底部的所述半导体衬底201表面
实现所述浮栅209和所述源区207之间的隔离。
64.本发明实施例中，所述第一栅间介质层208的材料采用氧化层，同为氧化层的所述第二侧墙205和所述第三侧墙206和所述第一栅间介质层208呈一体式结构。
65.步骤六、如图3b所示，在形成有所述第一栅间介质层208和所述浮栅209的所述源线开口中形成第二栅间介质层210和由导电材料层组成的控制栅211；所述第二栅间介质层210在所述控制栅211和所述浮栅209之间实现隔离。
66.本发明实施例中，所述浮栅209的顶部表面高于所述控制栅211的顶部表面，所述浮栅209在所述控制栅211的顶部表面之上形成尖端结构。
67.所述控制栅211的导电材料层采用钨。
68.所述第二栅间介质层210的材料包括氧化层。
69.步骤七、如图3b所示，形成第三栅间介质层212和擦除栅213的导电材料层，光刻定义出擦除栅213的形成区域并对所述第三栅间介质层212和所述擦除栅213的导电材料层进行刻蚀形成所述擦除栅213；所述擦除栅213位于所述浮栅209和所述控制栅211的顶部且所述擦除栅213的覆盖区域大于所述源线开口的形成区域。
70.本发明实施例中，所述第三栅间介质层212的材料包括氧化层。
71.在所述擦除栅213的导电材料层的顶部还形成有顶部氧化层214；光刻工艺会形成光刻胶215的图形结构；进行刻蚀时会先刻蚀顶部氧化层214，再刻蚀底部的所述擦除栅213的导电材料层。所述硬质掩膜层的所述第二氧化层204会基本被去除。
72.步骤八、如图3c所示，去除所述硬质掩膜层。由于所述第二氧化层204已经被基本去除，这时主要是去除所述第一氮化层203。之后，去除光刻胶215。
73.如图3d所示，形成第一侧墙216，所述第一侧墙216形成在所述擦除栅213的侧面以及所述擦除栅213底部的所述第一栅间介质层208的侧面。
74.所述第一侧墙216的材料包括氧化层。
75.步骤九、如图3e所示，以所述第一侧墙216为自对准条件对所述第一多晶硅层202和所述第一栅介质层进行第二次刻蚀，所述第二次刻蚀形成的所述第一多晶硅层202的侧面为所述字线多晶硅栅202a的第二侧面。
76.步骤九之后还包括：
77.以所述字线多晶硅栅202a的第二侧面为自对准条件进行n+注入形成漏区219。通常，在形成所述漏区219之前，还包括形成轻掺杂漏区(ldd)218的步骤。
78.本发明实施例中，字线多晶硅栅202a的第一侧面采用源线开口的光罩自对准形成，不需要单独采用光罩定义字线多晶硅栅202a的第一侧面，字线多晶硅栅202a的第二侧面则是在擦除栅213形成后形成于擦除栅213侧面的第一侧墙216自对准定义，故本发明实施例能自对准形成字线多晶硅栅202a，能减少光罩层次并从而能降低工艺成本。
79.以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。