SOI的有源区的隔离方法与流程

soi的有源区的隔离方法
技术领域
1.本发明涉及一种半导体集成电路制造方法，特别涉及一种绝缘体上半导体层(semiconductor on insulator,soi)的有源区(active area，aa)的隔离方法。


背景技术：

2.随着集成电路的持续飞速发展，电路中器件关键尺寸持续缩小，对应组成元器件的薄膜厚度也在持续减薄，全耗尽型绝缘体上硅(fully depleted soi,fdsoi)成为一种克服短沟道效应的选择。fdsoi工艺中，衬底结构包括半导体主体层，介质埋层和半导体顶层，介质埋层形成于半导体主体层表面，半导体顶层形成于介质埋层表面；通常，半导体主体层和半导体顶层的材料采用si。半导体顶层通常称为soi层，半导体顶层具有超薄结构，利用超薄的半导体顶层形成半导体器件能得到超薄晶体管，超薄晶体管的栅极结构底部的由半导体顶层组成的沟道区在器件工作时会被全部耗尽，能消除浮体效应，从而能很好的控制晶体管的短沟道效应，进而可以降低供电电压。
3.fdsoi工艺中，除了需要在半导体顶层中形成超薄晶体管如cmos器件外，有时还需要形成和底部的半导体主体层相接触的无源器件和引出结构(pickup)。为了形成这些和底部的半导体主体层相接触的无源器件和引出结构，需要在fdsoi中形成直接和底部的所述半导体主体层直接接触且顶部表面和半导体顶层的顶部表面相平的半导体外延硅，这就需要单独定义混合(hybrid)区域来形成和半导体主体层直接接触的半导体外延层。
4.如图1a至图1b所示，是现有fdsoi的有源区的隔离方法各步骤中的器件结构示意图；现有fdsoi的有源区的隔离方法类似于浅沟槽隔离的形成方法，包括如下步骤：
5.步骤一、如图1a所示，提供一soi衬底结构，所述soi衬底包括半导体主体层101，介质埋层102和半导体顶层103，所述介质埋层102形成于所述半导体主体层101表面，所述半导体顶层103形成于所述介质埋层102表面。
6.所述soi衬底完成了混合工艺循环(hybrid loop)，混合工艺循环会在大括号104对应的混合区中形成外延层106，外延层106会和底部的半导体主体层101直接接触。
7.混合区104也是位于虚线bb的右侧区域，虚线bb左侧区域为soi区域105。
8.soi区域105用于形成半导体器件如nmos和pmos。图1a中，显示了一个nmos和一个pmos，nmos位于虚线aa的左侧，pmos位于虚线aa和bb直接。通常，nmos和pmos以及混合区域104之间需要形成隔离结构。
9.步骤二、形成有氧化层107和氮化层108叠加而成的硬质掩膜层并涂布光刻胶109。
10.步骤三、如图1b所示，进行曝光和显影形成光刻胶109的图形。
11.步骤四、如图1b所示，依次对所述氮化层108、所述氧化层107、半导体顶层103、介质埋层102和半导体主体层101进行刻蚀形成沟槽110，沟槽110之间的半导体顶层103就为有源区。
12.之后会在有源区中形成半导体器件结构。
13.如图2所示，是采用图1b形成的隔离结构形成的半导体器件的俯视图；图2中显示
了两个相邻的半导体器件112a和112b，半导体器件112a和112b分别包括对应的栅极结构111以及形成于栅极结构111两侧的源区和漏区。半导体器件112a和112b之间的隔离结构形成于沟槽110中，隔离结构的宽度为沟槽110的宽度d101，宽度d101由光刻工艺定义，会同时收到光刻精度和刻蚀工艺的影响，使得现有方法形成的隔离结构的宽度d101最小只能做到60nm左右。


技术实现要素：

14.本发明所要解决的技术问题是提供一种soi的有源区的隔离方法，能对半导体顶层实现超小间隙切割，从而能降低有源区的隔离结构的关键尺寸，能节省soi的有效利用面积，提高半导体器件的密度，降低芯片制造成本。
15.为解决上述技术问题，本发明提供的soi的有源区的隔离方法包括如下步骤：
16.步骤一、提供一soi衬底结构，所述soi衬底包括半导体主体层，介质埋层和半导体顶层，所述介质埋层形成于所述半导体主体层表面，所述半导体顶层形成于所述介质埋层表面；在所述半导体顶层表面形成硬质掩膜层。
17.步骤二、对所述硬质掩膜层进行图形化刻蚀形成第一开口，所述第一开口将所述半导体顶层表面暴露。
18.步骤三、进行选择性外延生长在所述第一开口暴露的所述半导体顶层表面形成第一外延层，所述第一外延层从所述半导体顶层的表面开始由下往上生长，所述第一开口的侧面不生长所述第一外延层，所述第一外延层形成后会在所述第一开口的侧面处形成第一凹口。
19.步骤四、进行氧化工艺使所述第一外延层全部被氧化以及使所述第一凹口底部的所述半导体顶层也被氧化并最后形成第一氧化层，在所述第一凹口底部所述第一氧化层会穿过所述半导体顶层。
20.步骤五、去除所述硬质掩膜层和所述第一氧化层从而露出所述半导体顶层的顶部表面且在所述第一氧化层穿过所述半导体顶层的位置处形成隔离凹槽，所述隔离凹槽之间的所述半导体顶层作为有源区。
21.进一步的改进是，所述soi衬底为fdsoi衬底，形成于所述半导体顶层中的半导体器件工作时，栅极结构底部的所述半导体顶层的整个厚度会全部被耗尽。
22.进一步的改进是，所述半导体主体层的材料包括硅或锗。
23.进一步的改进是，所述介质埋层的材料包括氧化硅，高介电常数材料。
24.进一步的改进是，所述半导体顶层的材料包括硅或锗。
25.进一步的改进是，所述半导体顶层的厚度达5nm～20nm。
26.进一步的改进是，所述硬质掩膜层由第二氧化层和第三氮化层叠加而成。
27.进一步的改进是，所述第二氧化层的厚度为所述第三氮化层的厚度为
28.进一步的改进是，步骤一中，采用扩散(diff)工艺或化学气相沉积(cvd)工艺形成所述第二氧化层。
29.所述第三氮化层为采用扩散工艺形成的hcd氮化硅。
30.进一步的改进是，步骤二的图形化刻蚀工艺包括如下分步骤：
31.步骤21、进行光刻工艺定义出所述第一开口的形成区域；
32.步骤22、根据光刻定义对所述硬质掩膜层进行刻蚀形成所述第一开口。
33.进一步的改进是，步骤22中的刻蚀工艺包括：
34.进行干法刻蚀并停止在所述第二氧化层上；
35.进行湿法刻蚀将所述第二氧化层去除。
36.或者，步骤22中的刻蚀工艺包括：进行以所述半导体顶层为停止层的干法刻蚀以将所述第三氮化层和所述第二氧化层都去除。
37.进一步的改进是，所述第一外延层的材料包括硅或锗。
38.进一步的改进是，所述第一外延层的厚度为
39.进一步的改进是，步骤四中的所述氧化工艺采用快速热氧化工艺。
40.进一步的改进是，步骤四中的所述氧化工艺包括如下分步骤：
41.进行温度为1050℃～1100℃和时间为180s～240s的热氧化；
42.进行温度为1050℃～1100℃和时间为60s～120s的热退火。
43.进一步的改进是，步骤五中形成的所述隔离凹槽的关键尺寸为所述半导体顶层的厚度的2倍以下。
44.进一步的改进是，步骤一中所提供的所述soi衬底中还包括混合区，所述混合区中的所述半导体顶层和所述介质埋层被去除且形成有第二外延层，所述第二外延层顶部表面和所述混合区外的soi区域的所述半导体顶层的顶部表面相平。
45.和现有技术中需要通过光刻定义出有源区的隔离结构的形成区域，之后通过沟槽刻蚀和沟槽填充工艺形成隔离结构不同，本发明利用了在第一开口中进行选择性外延生长形成第一外延层的过程中，第一外延层仅会在第一开口底部暴露的半导体顶层表面生长以及在第一开口的侧面不生长的特点，最后使得第一外延层具有中间厚以及两端薄的特征，两端薄是指位于第一开口侧面处的第一外延层的厚度会从中间到边缘逐渐减薄，这样会在第一开口的侧面处自动形成第一凹口；然后进行氧化工艺对第一外延层完全氧化，由于第一凹口底部的第一外延层的厚度减薄，故在中间区域的第一外延层完全被氧化的条件下，第一凹口处的第一外延层底部的半导体顶层也会被氧化且会发生第一氧化层穿过半导体顶层的情形，之后去除第一氧化层就能形成穿过半导体顶层的隔离凹槽，也即隔离凹槽会将半导体顶层切断，从而能隔离出有源区，由于本发明的隔离凹槽是通过在第一开口中的第一外延层的外延生长工艺、氧化工艺以及第一氧化层的去除工艺形成，这些工艺都不需要采用光刻定义，使得隔离凹槽的尺寸不受光刻工艺的限制，最后能对半导体顶层实现超小间隙切割，从而能降低有源区的隔离结构的关键尺寸，能节省soi的有效利用面积，提高半导体器件的密度，降低芯片制造成本。
附图说明
46.下面结合附图和具体实施方式对本发明作进一步详细的说明：
47.图1a-图1b是现有fdsoi的有源区的隔离方法各步骤中的器件结构示意图；
48.图2是采用图1b形成的隔离结构形成的半导体器件的俯视图；
49.图3是本发明实施例soi的有源区的隔离方法的流程图；
50.图4a-图4g是本发明实施例fdsoi的有源区的隔离方法各步骤中的器件结构示意图；
51.图5是采用图4g形成的隔离结构形成的半导体器件的俯视图。
具体实施方式
52.如图3所示，是本发明实施例soi的有源区的隔离方法的流程图；如图4a至图4g所示，是本发明实施例fdsoi的有源区的隔离方法各步骤中的器件结构示意图；本发明实施例soi的有源区的隔离方法包括如下步骤：
53.步骤一、如图4a所示，提供一soi衬底结构，所述soi衬底包括半导体主体层201，介质埋层202和半导体顶层203，所述介质埋层202形成于所述半导体主体层201表面，所述半导体顶层203形成于所述介质埋层202表面。
54.本发明实施例中，所述soi衬底为fdsoi衬底，形成于所述半导体顶层203中的半导体器件工作时，栅极结构底部的所述半导体顶层203的整个厚度会全部被耗尽。
55.所述半导体主体层201的材料包括硅或锗。
56.所述介质埋层202的材料包括氧化硅，高介电常数材料。
57.所述半导体顶层203的材料包括硅或锗。所述半导体顶层203的厚度达5nm～20nm。
58.所述soi衬底中还包括混合区，图4a中未显示混合区，仅显示了位于混合区外部的soi区。所述混合区中的所述半导体顶层203和所述介质埋层202被去除且形成有第二外延层，所述第二外延层顶部表面和所述混合区外的soi区域的所述半导体顶层203的顶部表面相平。
59.如图4b所示，在所述半导体顶层203表面形成硬质掩膜层204。
60.本发明实施例中，所述硬质掩膜层204由第二氧化层和第三氮化层叠加而成。
61.所述第二氧化层的厚度为所述第三氮化层的厚度为
62.采用扩散工艺或化学气相沉积工艺形成所述第二氧化层。
63.所述第三氮化层为采用扩散工艺形成的hcd氮化硅。hcd表示六氯乙硅烷，hcd氮化硅表示采用hcd作为硅源形成的氮化硅，n源通常采用氨气。
64.步骤二、如图4d所示，对所述硬质掩膜层204进行图形化刻蚀形成第一开口，所述第一开口将所述半导体顶层203表面暴露。
65.本发明实施例中，步骤二的图形化刻蚀工艺包括如下分步骤：
66.步骤21、如图4c所示，进行光刻工艺形成光刻胶205的图形结构，光刻胶205的图形结构定义出所述第一开口的形成区域。图4c中仅显示了和所述第一开口一个侧面附近的所述光刻胶205的图形结构。
67.步骤22、如图4d所示，根据光刻定义对所述硬质掩膜层204进行刻蚀形成所述第一开口。
68.步骤22中的刻蚀工艺包括：进行干法刻蚀并停止在所述第二氧化层上；进行湿法刻蚀将所述第二氧化层去除。或者，步骤22中的刻蚀工艺包括：进行以所述半导体顶层203为停止层的干法刻蚀以将所述第三氮化层和所述第二氧化层都去除。
69.步骤三、如图4e所示，进行选择性外延生长在所述第一开口暴露的所述半导体顶层203表面形成第一外延层206，所述第一外延层206从所述半导体顶层203的表面开始由下往上生长，所述第一开口的侧面不生长所述第一外延层206，所述第一外延层206形成后会在所述第一开口的侧面处形成第一凹口207。
70.本发明实施例中，所述第一外延层206的材料包括硅或锗。
71.所述第一外延层206的厚度为
72.步骤四、如图4f所示，进行氧化工艺使所述第一外延层206全部被氧化以及使所述第一凹口207底部的所述半导体顶层203也被氧化并最后形成第一氧化层208，在所述第一凹口207底部所述第一氧化层208会穿过所述半导体顶层203，所述第一氧化层208穿过所述半导体顶层203的区域为隔离凹槽209。
73.本发明实施例中，所述氧化工艺采用快速热氧化工艺。
74.步骤四中的所述氧化工艺包括如下分步骤：
75.进行温度为1050℃～1100℃和时间为180s～240s的热氧化；
76.进行温度为1050℃～1100℃和时间为60s～120s的热退火。
77.具体的氧化剂的量，反应温度和时间能根据需要并lily试验设计(design of experiment，doe)得出。
78.步骤五、如图4g所示，去除所述硬质掩膜层204和所述第一氧化层208从而露出所述半导体顶层203的顶部表面且在所述第一氧化层208穿过所述半导体顶层203的位置处形成隔离凹槽209，所述隔离凹槽209之间的所述半导体顶层203作为有源区。
79.本发明实施例中，步骤五中形成的所述隔离凹槽209的关键尺寸为所述半导体顶层203的厚度的2倍以下。
80.之后，则能在所述有源区中形成半导体器件如nmos和pmos。
81.如图5所示，是采用图4g形成的隔离结构形成的半导体器件的俯视图；图5中显示了两个相邻的半导体器件210a和210b，半导体器件210a和210b分别包括对应的栅极结构211以及形成于栅极结构211两侧的源区和漏区。半导体器件210a和210b之间的隔离结构形成于所述隔离凹槽209中，隔离结构的宽度为所述隔离凹槽209的宽度d201。和图2中的现有方法的宽度d101由光刻工艺定义不同，本发明实施例形成的宽度d201由外延生长工艺和氧化工艺确定，通过工艺调整，能将宽度d201控制在20nm以下。
82.和现有技术中需要通过光刻定义出有源区的隔离结构的形成区域，之后通过沟槽刻蚀和沟槽填充工艺形成隔离结构不同，本发明实施例利用了在第一开口中进行选择性外延生长形成第一外延层206的过程中，第一外延层206仅会在第一开口底部暴露的半导体顶层203表面生长以及在第一开口的侧面不生长的特点，最后使得第一外延层206具有中间厚以及两端薄的特征，两端薄是指位于第一开口侧面处的第一外延层206的厚度会从中间到边缘逐渐减薄，这样会在第一开口的侧面处自动形成第一凹口207；然后进行氧化工艺对第一外延层206完全氧化，由于第一凹口207底部的第一外延层206的厚度减薄，故在中间区域的第一外延层206完全被氧化的条件下，第一凹口207处的第一外延层206底部的半导体顶层203也会被氧化且会发生第一氧化层208穿过半导体顶层203的情形，之后去除第一氧化层208就能形成穿过半导体顶层203的隔离凹槽209，也即隔离凹槽209会将半导体顶层203切断，从而能隔离出有源区，由于本发明实施例的隔离凹槽209是通过在第一开口中的第一外延层206的外延生长工艺、氧化工艺以及第一氧化层208的去除工艺形成，这些工艺都不需要采用光刻定义，使得隔离凹槽209的尺寸不受光刻工艺的限制，最后能对半导体顶层203实现超小间隙切割，从而能降低有源区的隔离结构的关键尺寸，能节省soi的有效利用面积，提高半导体器件的密度，降低芯片制造成本。
83.以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。