技术特征：
1.一种屏蔽栅沟槽型mosfet器件，其特征在于，包括：衬底，所述衬底中设置有沟槽；所述沟槽的下部被屏蔽栅介质层和第一多晶硅层填充，所述屏蔽栅介质层覆盖所述沟槽下部的侧壁和底部，所述第一多晶硅层位于所述屏蔽栅介质层之间；所述沟槽的上部被第一介质层、第二多晶硅层和第二介质层填充，所述第一介质层位于所述屏蔽栅介质层和所述第一多晶硅层的上方，所述第二多晶硅层位于所述第一介质层的上方，所述第二介质层位于所述第二多晶硅层的上方，所述第二多晶硅层的顶部低于所述衬底表面；所述第二介质层的表面高于所述阱区表面，或，所述第二介质层的表面与所述阱区表面平齐；所述衬底中设置有阱区和肖特基注入区，所述阱区中设置有源区和阱接触区；所述阱区位于所述沟槽的外侧，所述肖特基注入区位于所述阱区的外侧，所述肖特基注入区的底部高于所述阱区的底部，所述阱接触区位于所述阱区的侧壁且与所述肖特基注入区相邻，所述肖特基注入区的表面低于所述阱接触区的底部，所述源区位于所述沟槽的两侧且呈倒l型分布。2.根据权利要求1所述的屏蔽栅沟槽型mosfet器件，其特征在于，还包括位于衬底正面的正面金属层，和，位于衬底背面的背面金属层。3.一种屏蔽栅沟槽型mosfet器件的制作方法，其特征在于，所述方法包括：在衬底表面形成硬掩膜层，通过光刻和刻蚀工艺在所述衬底中形成沟槽；形成屏蔽栅介质层和第一多晶硅层，所述屏蔽栅介质层覆盖所述沟槽下部的侧壁和所述沟槽的底部，所述第一多晶硅层位于所述屏蔽栅介质层之间；形成第一介质层和第二多晶硅层，所述第一介质层位于所述第一多晶硅层的上方，所述第二多晶硅层位于所述第一介质层的上方，所述第二多晶硅层的表面低于所述衬底的表面；对所述硬掩膜层进行横向刻蚀，并在所述沟槽外侧的衬底中形成阱区；通过离子注入工艺在所述阱区形成呈倒l型分布的源区；形成覆盖所述第二多晶硅层和所述阱区的第二介质层，所述第二介质层不覆盖所述硬掩膜层；去除所述硬掩膜层，在所述阱区的侧壁形成阱接触区，所述阱接触区远离所述沟槽；在所述阱区外侧形成肖特基注入区，所述肖特基注入区的底部高于所述阱区的底部，所述肖特基注入区的表面低于所述阱接触区的底部；刻蚀所述第二介质层，露出所述源区的表面；刻蚀后的第二介质层表面高于所述阱区表面，或，刻蚀后的第二介质层表面与所述阱区表面平齐。4.根据权利要求3所述的方法，其特征在于，所述形成屏蔽栅介质层和第一多晶硅层，包括：在所述沟槽的侧壁和底部形成屏蔽栅介质层；形成第一多晶硅填充所述沟槽；对所述第一多晶硅进行回刻蚀，形成所述第一多晶硅层，所述第一多晶硅的表面低于所述衬底的表面。5.根据权利要求3所述的方法，其特征在于，所述形成第一介质层和第二多晶硅层，包
括：在所述沟槽内的所述第一多晶硅层上方形成第一介质层，所述第一介质层的表面低于所述衬底的表面，所述沟槽内所述第一介质层上方的屏蔽栅介质层被去除；在所述第一介质层的上方形成第二多晶硅层，所述第二多晶硅层的表面低于所述衬底表面。6.根据权利要求3所述的方法，其特征在于，所述对所述硬掩膜层进行横向刻蚀，并在所述沟槽外侧的衬底中形成阱区，包括：对所述硬掩膜层进行横向刻蚀，定义所述沟槽外侧的阱注入区图案；通过离子注入工艺在所述沟槽外侧的衬底中形成阱区。7.根据权利要求3所述的方法，其特征在于，所述通过离子注入工艺在所述阱区形成呈倒l型分布的源区，包括：进行带角度离子注入，在所述阱区顶部和所述第二多晶硅层上方的沟槽侧壁形成源区，所述源区呈倒l型分布。8.根据权利要求3所述的方法，其特征在于，所述形成覆盖所述第二多晶硅层和所述阱区的第二介质层，包括：形成第二介质层，所述第二介质层覆盖所述硬掩膜层、所述阱区和所述沟槽内的第二多晶硅层；去除所述硬掩膜层上方的所述第二介质层。9.根据权利要求3所述的方法，其特征在于，所述去除硬掩膜层，在所述阱区的侧壁形成阱接触区，包括：去除所述硬掩膜层；以所述第二介质层为掩膜，进行第一次接触孔刻蚀，形成第一道接触孔；通过带角度离子注入，向所述第一道接触孔的底部和所述第一道接触孔外侧的阱区侧壁注入掺杂离子。10.根据权利要求3所述的方法，其特征在于，所述在所述阱区外侧形成肖特基注入区，包括：以所述第二介质层为掩膜，进行第二次接触孔刻蚀，形成第二道接触孔，所述第二道接触孔的底部低于所述阱接触区的底部；通过离子注入工艺，在所述第二道接触孔下方的衬底中形成肖特基注入区，所述肖特基注入区的底部高于所述阱区的底部。11.根据权利要求3至10任一所述的方法，其特征在于，所述刻蚀所述第二介质层，露出所述源区的表面之后，所述方法还包括：在所述衬底正面形成正面金属层；在所述衬底背面形成背面金属层。
技术总结
本申请公开了一种屏蔽栅沟槽型MOSFET器件及其制作方法，涉及半导体制造领域。该屏蔽栅沟槽型MOSFET器件包括衬底，衬底中设置有沟槽；沟槽的下部被屏蔽栅介质层和第一多晶硅层填充，屏蔽栅介质层覆盖沟槽下部的侧壁和底部；沟槽的上部被第一介质层、第二多晶硅层和第二介质层填充，第二多晶硅层的顶部低于衬底表面；衬底中设置有阱区和肖特基注入区，阱区中设置有源区和阱接触区；肖特基注入区位于阱区的外侧，肖特基注入区的底部高于阱区的底部，阱接触区位于阱区的侧壁且与肖特基注入区相邻，肖特基注入区的表面低于阱接触区的底部；解决了屏蔽栅沟槽型MOSFET器件的开关转换速度慢的问题，达到了提升转换速度的效果。达到了提升转换速度的效果。达到了提升转换速度的效果。
技术研发人员：颜树范
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2021.10.20
技术公布日：2022/2/8