刻蚀方法与流程

1.本技术涉及半导体制造技术领域，具体涉及一种应用于鳍式场效应晶体管(fin field-effect transistor，finfet)器件的制备工艺中的刻蚀方法。


背景技术：

2.finfet是一种三维架构的金属-氧化物半导体场效应晶体管，其特点为在其绝缘层上形成有凸起的高而薄的鳍式半导体结构(本技术中简称为“鳍式结构”)，源极和漏极分别位于鳍式结构的两端，栅极包裹鳍式结构的侧壁和顶部，其沟道区域是被栅极包裹的鳍式结构中沿源极和漏极方向的区域。由于栅极包裹的结构增强了栅极的控制能力，对沟道提供了更好的电学控制，从而降低了漏电流，抑制短沟道效应。
3.参考图1，其示出了相关技术中提供的finfet器件的制备过程中通过光刻工艺覆盖光阻后的剖面示意图；参考图2，其示出了相关技术中提供的finfet器件的制备过程中对目标区域进行刻蚀后的剖面示意图。
4.如图1所示，衬底110上形成有鳍式结构121和被截断过的鳍式结构130，鳍式结构121上形成有氧化层122、第一硬掩模层123和第二硬掩模层124，鳍式结构121、氧化层122、第一硬掩模层123、第二硬掩模层124和被截断过的鳍式结构130被绝缘层140覆盖，绝缘层140上形成有旋涂式玻璃(spin-on glass，sog)层150，通过光刻工艺在sog层150上覆盖光阻301，暴露出目标区域，其中，由于不同图形密度区域具有厚度负载效应，因此绝缘层140的厚度在不同图形密度的区域的厚度不同(如图1所示，h1＜h2).
5.如图2所示，经过刻蚀后，由于绝缘层140的厚度的不均匀，在刻蚀量相同的情况下，不同目标区域中被刻蚀的鳍式结构的高度不同(如图2中所示，h1＜h2)，进而影响了刻蚀效果，降低了器件产品的可靠性和良率。


技术实现要素：

6.本技术提供了一种刻蚀方法，可以解决相关技术中提供的finfet器件的刻蚀方法由于存在厚度负载效应从而导致刻蚀不均匀的问题。
7.一方面，本技术实施例提供了一种刻蚀方法，所述方法应用于finfet器件的制备工艺中，所述方法包括：
8.在衬底上形成第一绝缘层，所述第一绝缘层覆盖所述衬底上的第一鳍式结构和第二鳍式结构，所述第一鳍式结构的高度高于所述第二鳍式结构的高度，所述第一绝缘层在所述衬底上不同区域的厚度不同，所述第一鳍式结构上依次形成有氧化层、第一硬掩模层和第二硬掩模层；
9.对所述第一绝缘层进行第一次平坦化处理，直至所述第一硬掩模层暴露；
10.去除目标区域中的第一鳍式结构、第二鳍式结构和第一绝缘层，在目标区域形成沟槽；
11.形成第二绝缘层，所述第二绝缘层填充所述沟槽；
12.进行第二次平坦化处理，直至所述第一硬掩模层暴露。
13.可选的，所述去除目标区域中的第一鳍式结构、第二鳍式结构和第一绝缘层，包括：
14.在所述第一绝缘层上形成第三绝缘层；
15.在所述第三绝缘层上形成sog层；
16.通过光刻工艺在所述sog层上覆盖光阻，使所述目标区域暴露；
17.进行干法刻蚀，去除所述目标区域的第一鳍式结构、第二鳍式结构、第一绝缘层、第三绝缘层和sog层；
18.去除光阻。
19.可选的，所述对所述第一绝缘层进行第一次平坦化处理，包括：
20.通过cmp工艺对所述第一绝缘层进行所述第一次平坦化处理。
21.可选的，所述进行第二次平坦化处理，包括：
22.通过cmp工艺进行所述第二平坦化处理。
23.可选的，所述第一硬掩模层包括硅氮化物层。
24.可选的，所述第二硬掩模层包括硅氧化物层。
25.可选的，所述第一绝缘层包括硅氧化物层；
26.所述在衬底上形成第一绝缘层，包括：
27.通过cvd工艺在所述衬底上沉积硅氧化物形成所述第一绝缘层。
28.可选的，所述第二绝缘层包括硅氧化物层；
29.所述形成第二绝缘层，包括：
30.通过cvd工艺在沉积硅氧化物形成所述第二绝缘层。
31.本技术技术方案，至少包括如下优点：
32.通过在finfet器件的制备工艺中，在对目标区域的鳍式结构进行刻蚀截断之前，对衬底上覆盖的第一绝缘层进行平坦化处理，消除了由于衬底上不同区域由于图形密度不同所造成第一绝缘层的厚度不同，使得后期的刻蚀程度不同所导致的器件形貌较差的问题，提高了器件产品的可靠性和良率。
附图说明
33.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
34.图1是相关技术中提供的finfet器件的制备过程中通过光刻工艺覆盖光阻后的剖面示意图；
35.图2是相关技术中提供的finfet器件的制备过程中对目标区域进行刻蚀后的剖面示意图；
36.图3是本技术一个示例性实施例提供的应用于finfet器件制备工艺中的刻蚀方法的流程图；
37.图4至图9是是本技术一个示例性实施例提供的finfet器件的刻蚀示意图。
具体实施方式
38.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
39.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
40.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
41.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
42.参考图3，其示出了本技术一个示例性实施例提供的应用于finfet器件制备工艺中的刻蚀方法的流程图，如图3所示，该方法包括：
43.步骤s1，在衬底上形成第一绝缘层，第一绝缘层覆盖衬底上的第一鳍式结构和第二鳍式结构。
44.参考图4，其示出了形成第一绝缘层的剖面示意图。如图4所示，衬底210上形成有第一鳍式结构221和第二鳍式结构230，其中，第一鳍式结构221的高度高于第二鳍式结构230的高度，第一鳍式结构221上依次形成有氧化层222、第一硬掩模层223和第二硬掩模层224，第一绝缘层240覆盖衬底210上的第一鳍式结构221和第二鳍式结构230。
45.可选的，第一绝缘层240包括硅氧化物(例如，二氧化硅(sio2))层，可通过化学气相沉积(chemical vapor deposition，cvd)工艺在衬底210上沉积硅氧化物形成第一绝缘层240。
46.可选的，第一硬掩模层223包括硅氮化物(例如，氮化硅(sin))层，第二硬掩模层224包括硅氧化物层。
47.如图4所示，衬底210上存在图形密度不同的区域，例如，局部区域201和局部区域202的图形密度不同，局部区域202中单位面积上形成的鳍式结构(第一鳍式结构221和第二鳍式结构230)的数量多于局部区域201中单位面积上形成的鳍式结构的数量，因此，由于厚度负载效应，局部区域201和局部区域202上的厚度不同，第一绝缘层240在衬底210上不同区域的厚度不同。
48.步骤s2，对第一绝缘层进行第一次平坦化处理，直至第一硬掩模层暴露。
49.参考图5，其示出了对第一绝缘层进行第一次平坦化处理后的剖面示意图。示例性的，如图5所示，可通过化学机械研磨(chemical mechanical polishing，cmp)工艺对第一绝缘层240进行第一次平坦化处理，直至第一硬掩模层223暴露，从而使衬底210上不同区域
的第一绝缘层240的厚度更为均匀，降低厚度负载效应对工艺的影响。
50.步骤s3，去除目标区域中的第一鳍式结构、第二鳍式结构和第一绝缘层，在目标区域形成沟槽。
51.可选的，步骤s3包括但不限于：在第一绝缘层上形成第三绝缘层；在第三绝缘层上形成sog层；通过光刻工艺在sog层上覆盖光阻，使目标区域暴露；进行干法刻蚀，去除目标区域的第一鳍式结构、第二鳍式结构、第一绝缘层、第三绝缘层和sog层；去除光阻。
52.参考图6，其示出了在依次形成第三绝缘层和sog层后，通过光刻工艺覆盖光阻后的剖面示意图；参考图7，其示出了对目标区域的第一鳍式结构、第二鳍式结构、第一绝缘层、第三绝缘层和sog层进行刻蚀后的剖面示意图。
53.示例性的，如图6和图7所示，可通过cvd工艺在第一绝缘层240上沉积硅氧化物形成第三绝缘层241，可在第三绝缘层241上旋涂sog层250，以使表面平坦，通过光刻工艺覆盖光阻302，暴露出目标区域(图6中的局部区域2011和局部区域2021)，可通过干法刻蚀工艺对目标区域的第一鳍式结构221、第二鳍式结构230、第一绝缘层240、第三绝缘层241和sog层250进行去除，形成沟槽后，对剩余的光阻302进行去除。
54.步骤s4，形成第二绝缘层，第二绝缘层填充沟槽。
55.参考图8，其示出了形成第二绝缘层的剖面示意图。示例性的，如图8所示，第二绝缘层242包括硅氧化物层，可通过cvd工艺沉积硅氧化物形成第二绝缘层242，第二绝缘层242覆盖在第一绝缘层240上且填充沟槽。
56.步骤s5，进行第二次平坦化处理，直至第一硬掩模层暴露。
57.参考图9，其示出了进行第二次平坦化处理后的剖面示意图。示例性的，如图9所示，可通过cmp工艺进行第二次平坦化处理，直至第一硬掩模层223暴露。
58.综上所述，本技术实施例中，通过在finfet器件的制备工艺中，在对目标区域的鳍式结构进行刻蚀截断之前，对衬底上覆盖的第一绝缘层进行平坦化处理，消除了由于衬底上不同区域由于图形密度不同所造成第一绝缘层的厚度不同，使得后期的刻蚀程度不同所导致的器件形貌较差的问题，提高了器件产品的可靠性和良率。
59.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。