显示装置的制作方法

显示装置
1.相关申请的交叉引用
2.本技术要求于2020年11月6日提交到韩国知识产权局的第10-2020-0148131号韩国专利申请的优先权及权益，该韩国专利申请的全部公开内容通过引用并入本文。
技术领域
3.一个或多个实施方式的方面涉及显示装置。


背景技术：

4.随着用于在视觉上表达各种类型的电信号信息的显示领域的快速发展，已引入了具有诸如纤薄、重量轻且低功耗的优异特性的各种显示装置。在显示装置之中，有机发光显示装置具有诸如宽视角、高对比度和快速响应速度的优点，并因此作为下一代显示装置而受到关注。
5.这种显示装置包括作为驱动电路的薄膜晶体管(tft)和电容器。就此而言，tft可包括包含有沟道区、源区和漏区的有源层以及通过栅极绝缘层与有源层电绝缘的栅电极。通常，tft的有源层可包括非晶硅或多晶硅。
6.在本背景技术部分中所公开的以上信息仅用于增强背景的理解，并因此本背景技术部分中讨论的信息并不必须构成现有技术。


技术实现要素：

7.一个或多个实施方式的方面涉及显示装置，并且例如涉及包括薄膜晶体管的电路的特性已改善的显示装置。
8.当薄膜晶体管(tft)的有源层包括非晶硅时，电荷迁移率低，并因此，可能相对难以实现以高速操作的驱动电路。当tft的有源层包括多晶硅时，可改善电荷迁移率；然而，tft的阈值电压(vth)是不均匀的，并因此，必须添加单独的补偿电路。
9.一个或多个实施方式的方面包括显示装置，显示装置中包括薄膜晶体管的电路的特性已改善。然而，这种技术问题是实例，并且根据本公开的实施方式不限于此。
10.附加方面将在下面的描述中部分地阐述，并且部分地将通过本描述而显而易见，或者可通过实践所呈现的本公开的实施方式而习得。
11.根据一个或多个实施方式，显示装置包括排列在衬底上方的第一有源图案、排列在第一有源图案上方的第一栅电极、排列在第一栅电极上方的第二有源图案、排列在第二有源图案上方的第二栅电极以及在第一栅电极与第二有源图案之间并且在第一方向上延伸的第一栅极线，其中第二栅电极通过穿过第二栅电极和第一栅极线之间的绝缘层的接触部电连接到第一栅极线，其中，在平面视图中，第二栅电极的围绕接触部的宽度为1.5μm或更大。
12.根据一些实施方式，第二栅电极可在第一方向上延伸，并且第二有源图案可在与第一方向交叉的第二方向上延伸，其中第二有源图案和第二栅电极可至少部分地彼此重
叠，其中，在平面视图中，接触部与第二有源图案之间的距离可为1.3μm或更大。
13.根据一些实施方式，接触部沿与第一方向交叉的第二方向的宽度可大于第二栅电极的围绕接触部的宽度。
14.根据一些实施方式，绝缘层可包括至少两个绝缘层。
15.根据一些实施方式，衬底可包括显示区域和在显示区域外部的外围区域，其中显示装置还可包括包含有第一像素电路的第一像素和包含有第二像素电路的第二像素，其中，第一像素和第二像素可在显示区域中彼此相邻，其中第一像素电路可包括第一有源图案、第一栅电极、第二有源图案和第二栅电极，其中，第一像素电路和第二像素电路可相对于接触部对称。
16.根据一些实施方式，第二像素电路可包括排列在衬底上方的第三有源图案、排列在第三有源图案上方的第三栅电极、排列在第三栅电极上方的第四有源图案以及排列在第四有源图案上方的第四栅电极，其中，第二栅电极和第四栅电极可包括在一体的栅极图案中。
17.根据一些实施方式，栅极图案可隔离于排列在与栅极图案相同的层上的其它图案。
18.根据一些实施方式，接触部可在栅极图案的中心处。
19.根据一些实施方式，显示装置还可包括在与第一方向交叉的第二方向上延伸的电源线，其中电源线可在第一像素电路和第二像素电路之间被共享。
20.根据一些实施方式，第一有源图案和第三有源图案可排列在彼此相同的层上，并且可包括硅半导体材料。
21.根据一些实施方式，第二有源图案和第四有源图案可彼此为一体。
22.根据一些实施方式，第二有源图案和第四有源图案可包括氧化物半导体材料。
23.根据一些实施方式，显示装置还可包括数据传输线，数据传输线绕过显示区域的一部分，并且数据信号施加到数据传输线。
24.根据一些实施方式，数据传输线可包括排列在第二栅电极上方并且在第一方向上延伸的第一连接线和排列在第一连接线上方并且在与第一方向交叉的第二方向上延伸的第二连接线，其中，第一连接线和第二连接线可通过连接接触部彼此电连接。
25.根据一些实施方式，相同的数据信号可施加到第一连接线和第二连接线。
26.根据一些实施方式，显示装置还可包括在从外围区域的边缘到外围区域的中心的方向上顺序地排列在外围区域中的第一输入线、第二输入线和第三输入线、连接到第一输入线的第一数据线、排列在第一数据线的一侧上并且连接到第三输入线的第三数据线、以及排列在第一数据线的另一侧上并且通过第一连接线和第二连接线电连接到第二输入线的第二数据线。
27.根据一些实施方式，第一连接线可不与第一数据线电连接，并且可至少部分地与第一数据线重叠。
28.根据一些实施方式，第一数据线至第三数据线和第二连接线可排列在彼此相同的层上。
29.根据一些实施方式，显示装置还可包括在第一方向上延伸并且至少部分地与第二有源图案重叠的第二栅极线。
30.根据一些实施方式，第二栅极线可排列在与第二栅电极相同的层上。
附图说明
31.通过结合附图的下面的描述，本公开的某些实施方式的以上和其它方面、特征和特性将更加显而易见，在附图中：
32.图1是根据一些实施方式的显示装置的一部分的示意性平面视图；
33.图2是根据一些实施方式的图1的显示装置的示意性侧视图；
34.图3是根据一些实施方式的显示面板的示意性平面视图；
35.图4和图5是根据一些实施方式的图3的区域a的示意性放大平面视图；
36.图6是根据一些实施方式的包括在显示装置中的像素的等效电路图；
37.图7是根据一些实施方式的像素电路的结构的示意性平面视图；
38.图8至图14是示出根据一些实施方式的对于每层的构成图7的像素电路的导电图案的平面视图；
39.图15是根据一些实施方式的像素电路的结构的一部分的示意性剖视图；
40.图16是根据一些实施方式的像素电路的一部分的示意性平面视图；
41.图17示出了根据一些实施方式的图16的修改实例；
42.图18是根据一些实施方式的沿图16的线b-b'截取的图16的像素电路的示意性剖视图；
43.图19是根据一些实施方式的沿图16的线c-c'截取的图16的像素电路的示意性剖视图；以及
44.图20是通过将实施方式与比较例进行比较的氢离子浓度测量的图表。
具体实施方式
45.现在将更详细地参照一些实施方式的各方面，而这些实施方式的实例被示出在附图中，其中相似的附图标记始终是指相似的元件。就此而言，本实施方式可具有不同的形式，并且不应被解释为限于本文中所阐述的描述。相应地，以下仅通过参照图对实施方式进行描述以解释本描述的各方面。如本文中所使用的，措辞“和/或”包括相关联的所列项目中的一个或者多个的任何和所有组合。在整个公开中，表述“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部、或者其变体。
46.以下将参照附图对一个或多个实施方式进行更详细的描述。彼此相同或对应的那些元件被赋予相同的附图标记，而与图号无关，并且省略其重复描述。
47.虽然如“第一”和“第二”的这种措辞可用于描述各种元件，但是这种元件不应受以上措辞的限制。以上措辞用于将一个元件与另一元件区分开。
48.除非上下文另有清楚指示，否则本文中所使用的单数形式“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式。
49.将理解，如本文中所使用的措辞“包括(include)”、“包括(comprise)”和“具有(have)”指明所陈述的特征或元件的存在，但是不排除一个或多个其它特征或元件的添加。
50.还将理解，当层、区或元件被称为在另一层、区或元件“上”时，其可直接或间接地在另一层、区或元件上。也即，例如，可存在居间层、区或元件。
51.还将理解，当层、区或元件被称为彼此连接时，它们可彼此直接连接或通过其间的居间层、区或元件彼此间接连接。例如，当层、区或元件被称为彼此电连接时，它们可彼此直接电连接或通过其间的居间层、区或元件彼此间接电连接。
52.如本文中所使用的，表述“a和/或b”是指a、b、或者a和b。此外，表述“a和b中的至少一个”是指a、b、或者a和b。
53.x轴、y轴和z轴不限于直角坐标系的三个轴，并且可在更广泛的意义上进行解释。例如，x轴、y轴和z轴可彼此垂直，或者可表示彼此不垂直的不同方向。
54.当实施方式可以不同方式实现时，可与所描述的顺序不同地执行某工艺顺序。例如，两个连续描述的工艺可基本上同时执行或者以与描述的顺序相反的顺序执行。
55.为了描述的便利，附图中的元件的大小可被夸大或减小。换言之，因为为了描述的便利，任意地示出了附图中的元件的尺寸和厚度，所以下面的实施方式不限于此。
56.图1是根据一些实施方式的显示装置的一部分的示意性平面视图，并且图2是图1的显示装置的示意性侧视图。根据实施方式的显示装置如图2中所示部分地弯折，但是为了便利起见，在图1中示出为没有弯折。
57.参照图1和图2，显示装置包括显示面板10。显示装置的实例可包括包含有显示面板10的任何装置。例如，显示装置可为诸如智能电话、平板电脑、笔记本电脑、电视或广告牌的各种产品中的任何一种。
58.显示面板10包括显示区域da和在显示区域da外部的外围区域pa。显示区域da是显示图像的区域，并且其中可排列有多个像素。显示区域da可具有各种形状，例如，圆形形状、椭圆形形状、多边形形状或某些图的形状。图1示出了具有带有倒圆拐角的基本上矩形形状的显示区域da。
59.外围区域pa可排列在显示区域da外部(例如，边框区域或不显示图像的区域)。外围区域pa可包括围绕显示区域da的至少一部分的第一外围区域pa1和从显示区域da的一侧(例如，在方向y的相反方向上)延伸的第二外围区域pa2。第二外围区域pa2沿一个方向(例如，方向x)的宽度可小于显示区域da的宽度。通过这种结构，可容易弯折第二外围区域pa2的至少一部分。
60.因为显示面板10包括衬底100(参照图3)，所以可以说衬底100具有以上所描述的显示区域da和外围区域pa。在下文中，为了便利起见，衬底100将被描述为具有显示区域da和外围区域pa。
61.也可以说显示面板10具有主区mr、在主区mr外部的弯折区br和相对于弯折区br与主区mr相对的子区sr。显示面板10可如图2中所示在弯折区br中弯折，并因此，子区sr的至少一部分可在方向z上与主区mr重叠。然而，根据本公开的实施方式不限于弯折的显示装置，并且可应用于未弯折的显示装置。如稍后所描述的，子区sr可为非显示区域。通过在弯折区br中弯折显示面板10，当从前面(在方向z的相反方向上)观察显示装置时，非显示区域可为不可见的，或者即使当非显示区域是可见的时，其可见区域也可减小。
62.在显示面板10的子区sr中可排列有数据焊盘部20。数据焊盘部20可包括驱动显示面板10的集成电路(例如，驱动芯片)。虽然集成电路可为生成数据信号的数据驱动集成电路，但是根据本公开的实施方式不限于此。
63.数据焊盘部20可安装在显示面板10的子区sr中。数据焊盘部20安装在与显示区域
da的显示表面相同的表面上；然而，由于如以上所描述的，显示面板10在弯折区br中弯折，因此数据焊盘部20可排列在主区mr的背部上。数据焊盘部20可包括多个焊盘。
64.显示面板10的子区sr的端部可附接有印刷电路板30。印刷电路板30可通过焊盘电连接到数据焊盘部20。
65.尽管以下将有机发光显示装置描述为根据一些实施方式的显示装置的实例，但是本文中描述的显示装置不限于此。根据一些实施方式，本文中描述的显示装置可为诸如无机发光显示装置(或无机电致发光(el)显示装置)或量子点发光显示装置的显示装置。例如，包括在显示装置中的显示元件的发射层可包括有机材料，可包括无机材料，可包括量子点，可包括有机材料和量子点，或者可包括无机材料和量子点。
66.图3是根据一些实施方式的显示面板10的示意性平面视图。
67.参照图3，显示面板10包括衬底100。构成显示面板10的各种元件排列在衬底100之上。衬底100可包括玻璃、金属或聚合物树脂。当如以上所描述的，显示面板10在弯折区br中弯折时，衬底100可为柔性的或可弯折的。在这种情况下，衬底100可包括例如聚合物树脂，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素。例如，衬底100可进行各种修改以具有多层结构，多层结构包括各自包括以上所描述的聚合物树脂的两个层以及介于两个层之间的包括无机材料(例如，氧化硅、氮化硅、氮氧化硅等)的阻挡层。
68.在显示区域da中排列有多个像素p。每个像素p是指子像素，并且可由诸如有机发光二极管的显示元件来实现。像素p可发射例如红色光、绿色光、蓝色光或白色光。
69.像素p可电连接到排列在外围区域pa中的外部电路。在外围区域pa中可排列有第一扫描驱动电路11、第二扫描驱动电路12、发射控制驱动电路13、端子14、第一电源线15和第二电源线16。
70.第一扫描驱动电路11可通过扫描线sl将扫描信号提供到像素p。第二扫描驱动电路12可在显示区域da在其间的情况下与第一扫描驱动电路11平行。排列在显示区域da中的像素p中的一些可电连接到第一扫描驱动电路11，并且其余可连接到第二扫描驱动电路12。根据一些实施方式，可省略第二扫描驱动电路12。
71.发射控制驱动电路13可排列在第一扫描驱动电路11的一侧上，并且可通过发射控制线el将发射控制信号提供到像素p。尽管图3示出了仅排列在显示区域da的一侧上的发射控制驱动电路13，但是发射控制驱动电路13可像第一扫描驱动电路11和第二扫描驱动电路12一样排列在显示区域da的两侧上。
72.端子14可排列在衬底100的第二外围区域pa2中。端子14可不被绝缘层覆盖，而是可暴露并且电连接到印刷电路板30。印刷电路板30的端子34可电连接到显示面板10的端子14。
73.印刷电路板30将控制器的信号或电力发送到显示面板10。由控制器生成的控制信号可通过印刷电路板30分别发送到驱动电路，例如，第一扫描驱动电路11、第二扫描驱动电路12和发射控制驱动电路13。此外，控制器可分别将第一电源电压elvdd和第二电源电压elvss(参照图6)提供到第一电源线15和第二电源线16。第一电源电压(或驱动电压)elvdd可通过连接到第一电源线15的驱动电压线pl提供到每个像素p，并且第二电源电压(或公共电压)elvss可提供到与第二电源线16连接的像素p的相对电极。第一电源线15可在显示区
域da的下侧上在一个方向(例如，方向x)上延伸。第二电源线16可具有一侧开口的环形状，并因此可部分地围绕显示区域da。
74.此外，控制器可生成数据信号，并且生成的数据信号可通过数据焊盘部20发送到输入线il，并且可通过连接到输入线il的数据线dl发送到像素p。
75.图4和图5是图3的区域a的示意性放大平面视图。
76.参照图4，各种信号可施加到显示区域da。例如，用于调整每个像素的亮度的数据信号可施加到显示区域da。为此，如图4中所示，在衬底100之上，可在显示区域da中排列基本上彼此平行的数据线，例如，第一数据线dl1至第六数据线dl6。除了例如第一数据线dl1至第六数据线dl6的数据线之外的诸如电源线或扫描线的各种布线(或线)可排列在显示区域da内部和外部。
77.连接到数据焊盘部20以接收数据信号的第一输入线il1至第六输入线il6可排列在外围区域pa中，也即，在第二外围区域pa2中。第一数据线dl1至第六数据线dl6可分别连接到第一输入线il1至第六输入线il6以将数据信号发送到每个像素。
78.为了描述的便利，图4和图5示出了六个输入线和六个数据线；然而，输入线和数据线的数量可基本上更大。
79.第一输入线il1至第六输入线il6可在从第二外围区域pa2的边缘到第二外围区域pa2的中心的方向上顺序地排列。根据一些实施方式，排列在奇数编号位置中的第一输入线il1、第三输入线il3和第五输入线il5可分别连接到彼此连续地相邻的第一数据线dl1、第三数据线dl3和第五数据线dl5。第一输入线il1、第三输入线il3和第五输入线il5可与第一数据线dl1、第三数据线dl3和第五数据线dl5一体形成，或者可如图4中所示通过第一接触孔cnt1连接到第一数据线dl1、第三数据线dl3和第五数据线dl5。第一数据线dl1、第三数据线dl3和第五数据线dl5可配置成分别从第一输入线il1、第三输入线il3和第五输入线il5接收数据信号。
80.通过第一数据传输线dtl1至第三数据传输线dtl3，排列在偶数编号位置中的第二输入线il2、第四输入线il4和第六输入线il6可分别连接到彼此连续地相邻的第二数据线dl2、第四数据线dl4和第六数据线dl6。也即，第二数据线dl2、第四数据线dl4和第六数据线dl6可配置成通过第一数据传输线dtl1至第三数据传输线dtl3分别从第二输入线il2、第四输入线il4和第六输入线il6接收数据信号。
81.第一数据传输线dtl1至第三数据传输线dtl3可通过绕过显示区域da的与外围区域pa相邻的一部分来经过显示区域da。第二输入线il2通过第一数据传输线dtl1电连接到第二数据线dl2，第四输入线il4通过第二数据传输线dtl2电连接到第四数据线dl4，并且第六输入线il6通过第三数据传输线dtl3电连接到第六数据线dl6。
82.第一数据传输线dtl1至第三数据传输线dtl3中的每个的一端可通过第二接触孔cnt2连接到第二输入线il2、第四输入线il4和第六输入线il6，并且第一数据传输线dtl1至第三数据传输线dtl3中的每个的另一端可通过第三接触孔cnt3连接到第二数据线dl2、第四数据线dl4和第六数据线dl6。尽管图4和图5示出了在外围区域pa中的第二接触孔cnt2和第三接触孔cnt3，但是根据本公开的实施方式不限于此。根据一些实施方式，第二接触孔cnt2和/或第三接触孔cnt3可在显示区域da中。因此，第二输入线il2可配置成将数据信号发送到第二数据线dl2，第四输入线il4可配置成将数据信号发送到第四数据线dl4，并且第
六输入线il6可配置成将数据信号发送到第六数据线dl6。
83.参照图5，示出了在排列有第一数据传输线dtl1至第三数据传输线dtl3的显示区域da的周边处的连接关系。图5可理解为以上所描述的图4的详细图示。
84.参照图5，第二输入线il2、第四输入线il4和第六输入线il6可通过第一数据传输线dtl1至第三数据传输线dtl3分别电连接到第二数据线dl2、第四数据线dl4和第六数据线dl6。
85.根据一些实施方式，第一数据传输线dtl1至第三数据传输线dtl3示出为分别包括第一连接线dh1至dh3、分别包括第二连接线dv1至dv3和分别包括第三连接线dv1'至dv3'。第一连接线dh1至dh3可在与第二方向(例如，方向y)交叉的第一方向(例如，方向x)上延伸，并且第二连接线dv1至dv3和第三连接线dv1'至dv3'可在基本上平行于数据线dl的第二方向(例如，方向y)上延伸。
86.第二输入线il2、第四输入线il4和第六输入线il6可通过第二接触孔cnt2分别连接到第二连接线dv1至dv3，并且第三连接线dv1'至dv3'可通过第三接触孔cnt3分别连接到第二数据线dl2、第四数据线dl4和第六数据线dl6。第一连接线dh1至dh3可通过分别排列在第一连接线dh1至dh3的一端和另一端处的第一连接接触部dh-cnt1和第二连接接触部dh-cnt2连接到第二连接线dv1至dv3和第三连接线dv1'至dv3'。
87.根据一些实施方式，第一连接线dh1至dh3、第二连接线dv1至dv3以及第三连接线dv1'至dv3'可排列在彼此相同的层上，或者其至少一些可排列在不同层上。例如，第二连接线dv1至dv3和第三连接线dv1'至dv3'可排列在彼此相同的层上，并且第一连接线dh1至dh3可排列在不同层上。就此而言，排列在相同层上可意味着通过相同的掩模工艺同步地形成并且包括相同材料。如以上所描述的，当第二连接线dv1至dv3和第三连接线dv1'至dv3'排列在彼此相同的层上时，第二连接线dv1至dv3和第三连接线dv1'至dv3'可排列在与数据线dl相同的层上。
88.第一连接线dh1至dh3可与第一数据线dl1至第六数据线dl6中的一些重叠。第一连接线dh1至dh3可在第一数据线dl1至第六数据线dl6下方通过。第一连接线dh1至dh3可包括第1-1连接线dh1、第1-2连接线dh2和第1-3连接线dh3。例如，如图5中所示，第1-1连接线dh1可与第一数据线dl1部分地重叠，第1-2连接线dh2可与第一数据线dl1至第三数据线dl3部分地重叠，并且第1-3连接线dh3可与第一数据线dl1至第五数据线dl5部分地重叠。
89.根据一些实施方式，在与第一连接线dh1至dh3、第二连接线dv1至dv3和第三连接线dv1'至dv3'中的每个相同的层上还可排列有虚拟线。虚拟线与第一连接线dh1至dh3、第二连接线dv1至dv3和第三连接线dv1'至dv3'中的每个连续地形成，并且在一些区域中电断开以配置第一数据传输线dtl1至第三数据传输线dtl3。断开的部分可排列在以上所描述的第一连接接触部dh-cnt1和第二连接接触部dh-cnt2周围。虚拟线可呈与其它电极和/或布线(或线)隔离的浮动电极的形式，并且信号或恒定电压可对虚拟线施加，以防止静电。
90.图6是根据一些实施方式的包括在显示装置中的像素p的等效电路图。
91.参照图6，像素p可包括像素电路pc和有机发光二极管oled。
92.作为实例，像素电路pc可包括多个薄膜晶体管(例如，驱动薄膜晶体管t1至第二初始化薄膜晶体管t7)和存储电容器cst。多个薄膜晶体管(例如，驱动薄膜晶体管t1至第二初始化薄膜晶体管t7)和存储电容器cst可连接到信号线，例如，第一扫描线sl1、第二扫描线
sl2、前一扫描线slp、下一扫描线sln、发射控制线el、数据线dl、第一初始化电压线vl1、第二初始化电压线(或阳极初始化电压线)vl2和驱动电压线pl。根据一些实施方式，以上所描述的线中的至少一个(例如，驱动电压线pl)可由相邻像素p共享。
93.多个薄膜晶体管(例如，驱动薄膜晶体管t1至第二初始化薄膜晶体管t7)可包括驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7。
94.有机发光二极管oled可包括第一电极(例如，阳极)和第二电极(例如，阴极)，并且有机发光二极管oled的第一端子可通过发射控制薄膜晶体管t6连接到驱动薄膜晶体管t1以接收驱动电流，并且有机发光二极管oled的第二端子可接收第二电源电压elvss。有机发光二极管oled可生成具有与驱动电流对应的亮度的光。
95.多个薄膜晶体管(例如，驱动薄膜晶体管t1至第二初始化薄膜晶体管t7)中的一些可为nmos晶体管(n沟道mosfet)，并且其余可为pmos晶体管(p沟道mosfet)。例如，多个薄膜晶体管(例如，驱动薄膜晶体管t1至第二初始化薄膜晶体管t7)之中的补偿薄膜晶体管t3和第一初始化薄膜晶体管t4可为nmos晶体管(n沟道mosfet)，并且其余可为pmos晶体管(p沟道mosfet)。
96.根据一些实施方式，多个薄膜晶体管(例如，驱动薄膜晶体管t1至第二初始化薄膜晶体管t7)之中的补偿薄膜晶体管t3、第一初始化薄膜晶体管t4和第二初始化薄膜晶体管t7可为nmos晶体管，并且其余可为pmos晶体管。替代性地，多个薄膜晶体管(例如，驱动薄膜晶体管t1至第二初始化薄膜晶体管t7)中的仅一个可为nmos晶体管，并且其余可为pmos晶体管。替代性地，多个薄膜晶体管(例如，驱动薄膜晶体管t1至第二初始化薄膜晶体管t7)中的所有可为nmos晶体管。
97.信号线可包括配置成发送第一扫描信号sn的第一扫描线sl1、配置成发送第二扫描信号sn'的第二扫描线sl2、配置成将前一扫描信号sn-1发送到第一初始化薄膜晶体管t4的前一扫描线slp、配置成将发射控制信号en发送到操作控制薄膜晶体管t5和发射控制薄膜晶体管t6的发射控制线el、配置成将下一扫描信号sn+1发送到第二初始化薄膜晶体管t7的下一扫描线sln、以及与第一扫描线sl1交叉并且配置成发送数据信号dm的数据线dl。
98.驱动电压线pl可配置成将驱动电压elvdd传输到驱动薄膜晶体管t1，并且第一初始化电压线vl1可配置成传输用于初始化驱动薄膜晶体管t1的第一初始化电压vint。
99.驱动薄膜晶体管t1的驱动栅电极可连接到存储电容器cst，驱动薄膜晶体管t1的驱动源区可经由操作控制薄膜晶体管t5连接到驱动电压线pl，并且驱动薄膜晶体管t1的驱动漏区可经由发射控制薄膜晶体管t6电连接到有机发光二极管oled的像素电极。驱动薄膜晶体管t1可根据开关薄膜晶体管t2的开关操作接收数据信号dm，并且将驱动电流供给到有机发光二极管oled。
100.开关薄膜晶体管t2的开关栅电极可连接到配置成发送第一扫描信号sn的第一扫描线sl1，开关薄膜晶体管t2的开关源区可连接到数据线dl，并且开关薄膜晶体管t2的开关漏区可连接到驱动薄膜晶体管t1的驱动源区，并且还可经由操作控制薄膜晶体管t5连接到驱动电压线pl。开关薄膜晶体管t2可根据通过第一扫描线sl1接收到的第一扫描信号sn导通，以执行用于将通过数据线dl发送的数据信号dm发送到驱动薄膜晶体管t1的驱动源区的开关操作。
101.补偿薄膜晶体管t3的补偿栅电极连接到第二扫描线sl2。补偿薄膜晶体管t3的补偿漏区可连接到驱动薄膜晶体管t1的驱动漏区，并且还可经由发射控制薄膜晶体管t6连接到有机发光二极管oled的像素电极。补偿薄膜晶体管t3的补偿源区可连接到存储电容器cst的第一电极ce1和驱动薄膜晶体管t1的驱动栅电极。此外，补偿源区可连接到第一初始化薄膜晶体管t4的第一初始化漏区。
102.补偿薄膜晶体管t3可根据通过第二扫描线sl2接收到的第二扫描信号sn'导通，以通过将驱动薄膜晶体管t1的驱动栅电极和驱动漏区彼此电连接来以二极管的形式连接驱动薄膜晶体管t1。
103.第一初始化薄膜晶体管t4的第一初始化栅电极可连接到前一扫描线slp。第一初始化薄膜晶体管t4的第一初始化源区可连接到第一初始化电压线vl1。第一初始化薄膜晶体管t4的第一初始化漏区可连接到存储电容器cst的第一电极ce1、补偿薄膜晶体管t3的补偿源区和驱动薄膜晶体管t1的驱动栅电极。第一初始化薄膜晶体管t4可根据通过前一扫描线slp接收到的前一扫描信号sn-1导通，以通过将第一初始化电压vint传输到驱动薄膜晶体管t1的驱动栅电极来执行用于初始化驱动薄膜晶体管t1的驱动栅电极的电压的初始化操作。
104.操作控制薄膜晶体管t5的操作控制栅电极可连接到发射控制线el，操作控制薄膜晶体管t5的操作控制源区可连接到驱动电压线pl，并且操作控制薄膜晶体管t5的操作控制漏区可连接到驱动薄膜晶体管t1的驱动源区和开关薄膜晶体管t2的开关漏区。
105.发射控制薄膜晶体管t6的发射控制栅电极可连接到发射控制线el，发射控制薄膜晶体管t6的发射控制源区可连接到驱动薄膜晶体管t1的驱动漏区和补偿薄膜晶体管t3的补偿漏区，并且发射控制薄膜晶体管t6的发射控制漏区可电连接到第二初始化薄膜晶体管t7的第二初始化漏区和有机发光二极管oled的像素电极。
106.由于操作控制薄膜晶体管t5和发射控制薄膜晶体管t6根据通过发射控制线el接收到的发射控制信号en同步(或同时)导通，驱动电压elvdd被传输到有机发光二极管oled，使得驱动电流流过有机发光二极管oled。
107.第二初始化薄膜晶体管t7的第二初始化栅电极可连接到下一扫描线sln，第二初始化薄膜晶体管t7的第二初始化漏区可连接到发射控制薄膜晶体管t6的发射控制漏区和有机发光二极管oled的像素电极，并且第二初始化薄膜晶体管t7的第二初始化源区可连接到第二初始化电压线vl2以接收第二初始化电压aint。第二初始化薄膜晶体管t7可根据通过下一扫描线sln接收到的下一扫描信号sn+1导通，以初始化有机发光二极管oled的像素电极。
108.如图6中所示，第二初始化薄膜晶体管t7可连接到下一扫描线sln。根据一些实施方式，第二初始化薄膜晶体管t7可连接到发射控制线el并且根据发射控制信号en来驱动。源区和漏区的位置可根据晶体管的类型(p型或n型)彼此切换。
109.存储电容器cst可包括第一电极ce1和第二电极ce2。存储电容器cst的第一电极ce1连接到驱动薄膜晶体管t1的驱动栅电极，并且存储电容器cst的第二电极ce2连接到驱动电压线pl。存储电容器cst可存储与驱动薄膜晶体管t1的驱动栅电极的电压和驱动电压elvdd之间的差对应的电荷。
110.升压电容器cbs可包括第一电极ce1'和第二电极ce2'。升压电容器cbs的第一电极
ce1'可连接到存储电容器cst的第一电极ce1，并且升压电容器cbs的第二电极ce2'可接收第一扫描信号sn。通过在停止第一扫描信号sn的接收的时间点增加驱动薄膜晶体管t1的栅极端子的电压，升压电容器cbs可对栅极端子的电压降进行补偿。
111.根据一些实施方式的每个像素p的一些操作的进一步细节如下。
112.在初始化周期期间，当通过前一扫描线slp供给前一扫描信号sn-1时，第一初始化薄膜晶体管t4响应于前一扫描信号sn-1导通，并且驱动薄膜晶体管t1通过从第一初始化电压线vl1供给的第一初始化电压vint初始化。
113.在数据编程周期期间，当通过第一扫描线sl1和第二扫描线sl2供给第一扫描信号sn和第二扫描信号sn'时，开关薄膜晶体管t2和补偿薄膜晶体管t3响应于第一扫描信号sn和第二扫描信号sn'导通。就此而言，驱动薄膜晶体管t1通过导通的补偿薄膜晶体管t3而以二极管的形式连接，并且在正向上偏置。
114.然后，补偿电压dm+vth(其中vth是(-)值)施加到驱动薄膜晶体管t1的驱动栅电极，而补偿电压dm+vth为从数据线dl供给的数据信号dm减小多达驱动薄膜晶体管t1的阈值电压vth的结果。
115.驱动电压elvdd和补偿电压dm+vth施加到存储电容器cst的两端，并且与两端之间的电压差对应的电荷被存储在存储电容器cst中。
116.在发射周期期间，操作控制薄膜晶体管t5和发射控制薄膜晶体管t6通过从发射控制线el供给的发射控制信号en导通。驱动电流根据驱动薄膜晶体管t1的驱动栅电极的电压与驱动电压elvdd之间的电压差生成，并且通过发射控制薄膜晶体管t6供给到有机发光二极管oled。
117.根据一些实施方式，多个薄膜晶体管(例如，驱动薄膜晶体管t1至第二初始化薄膜晶体管t7)中的至少一个包括包含有氧化物的半导体层，并且其余包括包含有硅的半导体层。
118.例如，直接影响显示装置的亮度的驱动薄膜晶体管t1可包括包含有具有高可靠性的多晶硅的半导体层，并因此，可实现高分辨率的显示装置。
119.因为氧化物半导体具有高载流子迁移率和低泄漏电流，所以即使在驱动时间长时，电压降也不显著。也即，可执行低频驱动，因为即使在低频驱动期间，由于电压降而引起的图像的颜色变化也不显著。
120.如以上所描述的，氧化物半导体具有低泄漏电流的优点，并相应地，连接到驱动薄膜晶体管t1的驱动栅电极的补偿薄膜晶体管t3和第一初始化薄膜晶体管t4中的至少一个可采用氧化物半导体，以防止可能流至驱动栅电极的泄漏电流并且降低功耗。
121.图7是根据一些实施方式的像素电路的结构的示意性平面视图。图8至图14是示出对于每层的构成图7的像素电路的导电图案的平面视图。图15是根据一些实施方式的像素电路的结构的一部分的示意性剖视图。
122.参照图8及图7和图15，显示装置可包括彼此相邻的第一像素p1和第二像素p2。根据一些实施方式，如图7和图8中所示，第一像素p1和第二像素p2可相对于一虚拟线对称。根据一些实施方式，第一像素p1和第二像素p2可具有相同像素结构连续地重复的结构而不是对称结构。第一像素p1可包括第一像素电路pc1，并且第二像素p2可包括第二像素电路pc2。
123.在下文中，为了描述的便利，将基于第一像素电路pc1对一些导电图案进行描述；
然而，导电图案也对称地提供在第二像素电路pc2中。
124.衬底100可包括玻璃、石英、塑料等。根据一些实施方式，衬底100可包括塑料，并相应地，显示装置可为柔性的。在这种情况下，衬底100可具有交替地堆叠有至少一个有机膜层和至少一个阻挡层的结构。例如，有机膜层可使用诸如聚酰亚胺的有机材料形成，并且阻挡层可使用无机材料形成。
125.在衬底100上可排列有缓冲层111(参照图15)。缓冲层111可防止金属原子或杂质从衬底100扩散到第一有源图案1100中。此外，缓冲层111可通过调整在用于形成第一有源图案1100的结晶工艺期间提供的热的速率来允许均匀地形成第一有源图案1100。
126.第一有源图案1100可排列在缓冲层111上。根据一些实施方式，第一有源图案1100可包括硅半导体。例如，硅半导体可包括非晶硅、多晶硅等。例如，第一有源图案1100可包括低温多晶硅(ltps)。
127.根据一些实施方式，离子可注入到第一有源图案1100。例如，当驱动薄膜晶体管t1、开关薄膜晶体管t2、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7是pmos晶体管时，诸如硼的离子可注入到第一有源图案1100。
128.根据一些实施方式，第一有源图案1100的与第二像素电路pc2对应的一部分可被称为第三有源图案1100'。如图9中所示，在第三有源图案1100'上可排列有第三栅电极1220'。
129.第一栅极绝缘层113(参照图15)可覆盖第一有源图案1100并且可排列在衬底100之上。第一栅极绝缘层113可包括绝缘材料。例如，第一栅极绝缘层113可包括氧化硅、氮化硅、氮氧化硅、氧化铝等。
130.参照图9及图7和图15，在第一栅极绝缘层113上可排列有第一导电图案。第一导电图案可包括第一栅极线1210、第一栅电极1220和第二栅极线1230。
131.第一栅极线1210可在第一方向(例如，方向x)上延伸。第一栅极线1210可对应于图6的第一扫描线sl1。第一栅极线1210可与第一有源图案1100一起构成开关薄膜晶体管t2。例如，第一扫描信号sn可提供到第一栅极线1210。此外，第一栅极线1210可与第一有源图案1100一起构成第二初始化薄膜晶体管t7。例如，下一扫描信号sn+1可提供到第一栅极线1210。第一扫描信号sn和下一扫描信号sn+1可具有带有时间差的基本上相同的波形。
132.第一栅电极1220可排列成岛状。第一栅电极1220可与第一有源图案1100一起构成驱动薄膜晶体管t1。
133.第二栅极线1230可在第一方向(例如，方向x)上延伸。第二栅极线1230可对应于图6的发射控制线el。第二栅极线1230可与第一有源图案1100一起构成操作控制薄膜晶体管t5和发射控制薄膜晶体管t6。例如，发射控制信号en可提供到第二栅极线1230。
134.第一导电图案可包括金属、合金、导电金属氧化物、透明导电材料等。例如，第一导电图案可包括银(ag)、含银合金、钼(mo)、含钼合金、铝(al)、含铝合金、氮化铝(aln)、钨(w)、氮化钨(wn)、铜(cu)、镍(ni)、铬(cr)、氮化铬(crn)、钛(ti)、钽(ta)、铂(pt)、钪(sc)、铟锡氧化物(ito)、铟锌氧化物(izo)等。
135.第二栅极绝缘层115(也即，图15的第二栅极绝缘层115)可覆盖第一导电图案，并且可排列在第一栅极绝缘层113上。第二栅极绝缘层115可如第一栅极绝缘层113那样包括绝缘材料。
136.参照图10及图7和图15，在第二栅极绝缘层115上可排列有第二导电图案1300。第二导电图案1300可包括第三栅极线1310、第四栅极线1320、存储电容器电极1330(也即，图6的第二电极ce2)以及第一初始化电压线1340(也即，图6的第一初始化电压线vl1)。
137.第三栅极线1310可在第一方向(例如，方向x)上延伸。第三栅极线1310可对应于图6的前一扫描线slp。在平面视图中，第三栅极线1310可与第一栅极线1210间隔开。前一扫描信号sn-1可提供到第三栅极线1310。
138.第四栅极线1320可在第一方向(例如，方向x)上延伸。第四栅极线1320可对应于图6的第二扫描线sl2。在平面视图中，第四栅极线1320可与第一栅极线1210和第三栅极线1310间隔开。第二扫描信号sn'可提供到第四栅极线1320。
139.存储电容器电极1330可与第一栅电极1220重叠，并且可在第一方向(例如，方向x)上延伸。例如，存储电容器电极1330可与第一栅电极1220一起构成存储电容器cst。驱动电压elvdd可提供到存储电容器电极1330。此外，穿过存储电容器电极1330的开口1330-op(参照图10)可形成在存储电容器电极1330中，并且第一栅电极1220可通过开口1330-op暴露。
140.第一初始化电压线1340可在第一方向(例如，方向x)上延伸。在平面视图中，第一初始化电压线1340可与第三栅极线1310间隔开。第一初始化电压vint可通过第一初始化电压线1340来提供。第一初始化电压线1340可至少部分地与以下描述的第二有源图案1400重叠，并且可配置成将第一初始化电压vint传输到第二有源图案1400。第一初始化电压线1340可通过以下描述的图13中所示的接触部1680cnt1、1680cnt2和1680cnt3电连接到第二有源图案1400。第一初始化电压线1340可为图6的第一初始化电压线vl1。
141.第二导电图案1300可包括例如金属、合金、导电金属氧化物、透明导电材料等。
142.第一层间绝缘层117(参照图15)可覆盖第二导电图案1300并且可排列在第二栅极绝缘层115上。第一层间绝缘层117可包括绝缘材料。例如，第一层间绝缘层117可包括氧化硅、氮化硅、氮氧化硅、氧化铝等。
143.参照图11及图7和图15，第二有源图案1400可排列在第一层间绝缘层117上。根据一些实施方式，第二有源图案1400可包括氧化物半导体。第二有源图案1400可排列在与第一有源图案1100不同的层上，并且可不与第一有源图案1100重叠。
144.第三栅极绝缘层118(参照图15)可覆盖第二有源图案1400，并且可排列在第一层间绝缘层117之上。第三栅极绝缘层118可包括绝缘材料。
145.根据一些实施方式，如图15中所示，第三栅极绝缘层118可被图案化以覆盖第二有源图案1400的一部分并且暴露剩余部分。就此而言，第三栅极绝缘层118可以与以下描述的图12的第二栅电极1520相同的图案形成。相应地，除了与第二栅电极1520重叠的沟道区之外，第二有源图案1400可具有暴露的源区和漏区。如图15中所示，源区和漏区可直接接触第二层间绝缘层119。
146.根据一些实施方式，在图11中，与第二像素电路pc2对应的一部分可被称为第四有源图案1400'。在这种情况下，当与第一像素电路pc1对应的一部分被称为第二有源图案1400，并且与第二像素电路pc2对应的一部分被称为第四有源图案1400'时，第二有源图案1400和第四有源图案1400'可视为彼此成一体。
147.参照图12及图7和图15，在第三栅极绝缘层118上可排列有第三导电图案1500。第三导电图案1500可包括第二栅电极1520、第五栅极线1530和第一传输图案1540。
148.第二栅电极1520(也即，栅极图案)可与第三栅极线1310和第二有源图案1400重叠。根据一些实施方式，第二栅电极1520可电连接到第三栅极线1310。例如，第二栅电极1520可通过接触部1520cnt接触第三栅极线1310。接触部1520cnt可通过穿过排列在第三栅极线1310与第二栅电极1520之间的绝缘层(例如，第一层间绝缘层117和第三栅极绝缘层118)的接触孔形成。
149.前一扫描信号sn-1可提供到第二栅电极1520。第三栅极线1310、第二有源图案1400和第二栅电极1520可构成第一初始化薄膜晶体管t4。例如，第三栅极线1310可对应于第一初始化薄膜晶体管t4的背栅电极，并且第二栅电极1520可对应于第一初始化薄膜晶体管t4的栅电极。
150.第二栅电极1520的与第二像素电路pc2对应的一部分可被称为第四栅电极1520'。第四栅电极1520'可与第四有源图案1400'重叠以构成第二像素电路pc2中的第一初始化薄膜晶体管t4。
151.第五栅极线1530可在第一方向(例如，方向x)上延伸。第五栅极线1530可与第四栅极线1320和第二有源图案1400重叠。在一些实施方式中，第五栅极线1530可电连接到第四栅极线1320。例如，第五栅极线1530可通过接触孔接触第四栅极线1320。
152.第二扫描信号sn'可提供到第五栅极线1530。第四栅极线1320、第二有源图案1400和第五栅极线1530可构成补偿薄膜晶体管t3。例如，第四栅极线1320可对应于补偿薄膜晶体管t3的背栅电极，并且第五栅极线1530可对应于补偿薄膜晶体管t3的栅电极。
153.第一传输图案1540可接触通过存储电容器电极1330的开口1330-op(参照图10)暴露的第一栅电极1220。第一传输图案1540可配置成将第一初始化电压vint传输至第一栅电极1220。
154.第二层间绝缘层119(参照图15)可覆盖图12的第三导电图案1500的至少一部分。第二层间绝缘层119可包括绝缘材料。例如，第二层间绝缘层119可包括氧化硅、氮化硅、氮氧化硅、氧化铝等。
155.参照图13及图7和图15，在第二层间绝缘层119上可排列有第四导电图案1600。第四导电图案1600可包括第一连接线1610、第二传输图案1620、第二初始化电压线1630、第三传输图案1640、第四传输图案1650、第五传输图案1660、第六传输图案1670和第七传输图案1680。
156.第一连接线1610可在第一方向(例如，方向x)上延伸。数据信号dm可提供到第一连接线1610。
157.第二传输图案1620可通过接触部1620cnt接触第一有源图案1100。数据信号dm可通过第二传输图案1620发送到第一有源图案1100。
158.第二初始化电压线1630(也即，图6的第二初始化电压线vl2)可在第一方向(例如，方向x)上延伸。第二初始化电压aint可提供到第二初始化电压线1630。第二初始化电压线1630可通过接触部1630cnt接触第一有源图案1100，并且可配置成将第二初始化电压aint传输给第一有源图案1100。
159.第三传输图案1640可通过分别形成在第三传输图案1640的一侧和另一侧处的接触部1640cnt1和1640cnt2接触第二有源图案1400和第一传输图案1540。第一初始化电压vint可通过第二有源图案1400、第三传输图案1640和第一传输图案1540传输到第一栅电极
1220。
160.第四传输图案1650可通过分别形成在第四传输图案1650的一侧和另一侧处的接触部1650cnt1和1650cnt2接触第二有源图案1400和第一有源图案1100。第四传输图案1650可配置成将第二有源图案1400和第一有源图案1100彼此电连接。
161.第五传输图案1660可在第一方向(例如，方向x)上延伸。驱动电压elvdd可提供到第五传输图案1660。第五传输图案1660可通过接触部1660cnt接触第一有源图案1100，并且可配置成将驱动电压elvdd传输到第一有源图案1100。
162.第六传输图案1670可通过接触部1670cnt接触第一有源图案1100。第六传输图案1670可配置成将驱动电流或第二初始化电压aint从第一有源图案1100传输到有机发光二极管oled。
163.第七传输图案1680可通过接触部1680cnt1、1680cnt2和1680cnt3接触第二有源图案1400。第七传输图案1680可配置成通过接触部1680cnt1接触图10的第一初始化电压线1340并且通过接触部1680cnt2和1680cnt3接触图11的第二有源图案1400，将第一初始化电压vint传输到第一初始化薄膜晶体管t4。
164.第一平坦化绝缘层121(参照图15)可覆盖第四导电图案1600并且可排列在第二层间绝缘层119上。第一平坦化绝缘层121可包括有机绝缘材料。例如，第一平坦化绝缘层121可包括光致抗蚀剂、聚丙烯酸树脂、聚酰亚胺基树脂、丙烯酰基树脂等。
165.参照图14及图7和图15，第五导电图案1700可排列在第一平坦化绝缘层121上。第五导电图案1700可包括数据线1710、第二连接线1720、电压线1730和第八传输图案1740。
166.数据线1710可在第二方向(例如，方向y)上延伸。数据线1710可对应于图6的数据线dl。数据线1710可通过接触部1710cnt连接到第二传输图案1620。数据信号dm可通过数据线1710和第二传输图案1620发送到第一有源图案1100。
167.第二连接线1720可在第二方向(例如，方向y)上延伸。第二连接线1720可接触第一连接线1610。
168.根据一些实施方式，第一连接线1610可对应于以上参照图5所描述的第一连接线dh1至dh3，数据线1710可对应于以上参照图5所描述的第一数据线dl1至第六数据线dl6，并且第二连接线1720可对应于以上参照图5所描述的第二连接线dv1至dv3或第三连接线dv1'至dv3'。
169.例如，可对数据线1710和第二连接线1720提供不同的数据电压。例如，第一数据电压可通过数据线1710传输到第一有源图案1100，并且与第一数据电压不同的第二数据电压可通过第二连接线1720传输到第一连接线1610。
170.电压线1730可在第二方向(例如，方向y)上延伸。电压线1730可对应于图6的驱动电压线pl。电压线1730可配置成提供驱动电压elvdd。电压线1730可通过接触部1730cnt连接到第五传输图案1660，并且可配置成将驱动电压elvdd提供到存储电容器电极1330和操作控制薄膜晶体管t5。
171.电压线1730可在彼此相邻的第一像素电路pc1与第二像素电路pc2之间被共享。根据一些实施方式，可在第一像素电路pc1和第二像素电路pc2中的每个中提供电压线1730。
172.第八传输图案1740可通过接触部1740cnt1接触第六传输图案1670。第八传输图案1740可配置成将驱动电流或第二初始化电压aint从第六传输图案1670传输到有机发光二
极管oled。
173.此外，第八传输图案1740可通过接触部1740cnt2接触像素电极210(参照图15)。发射控制薄膜晶体管t6可通过第八传输图案1740电连接到像素电极210。
174.第二平坦化绝缘层123可覆盖第五导电图案1700并且可排列在第一平坦化绝缘层121上。第二平坦化绝缘层123可包括有机绝缘材料。例如，第一平坦化绝缘层121和第二平坦化绝缘层123可包括诸如苯并环丁烯(bcb)、聚酰亚胺、六甲基二硅氧烷(hmdso)、聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps)的通用商业聚合物、具有酚基基团的聚合物衍生物、丙烯酰基聚合物、酰亚胺基聚合物、芳醚基聚合物、酰胺基聚合物、氟基聚合物、对二甲苯基聚合物、乙烯醇基聚合物及其共混物。
175.参照图15，有机发光二极管oled排列在第二平坦化绝缘层123上。有机发光二极管oled包括像素电极210、包括有机发射层的中间层220和相对电极230。
176.像素电极210可为(半)透射电极或反射电极。根据一些实施方式，像素电极210可包括包含有ag、mg、al、pt、pd、au、ni、nd、ir、cr及其化合物的反射层以及反射层上的透明或半透明电极层。透明或半透明电极层可包括选自包括铟锡氧化物(ito)、铟锌氧化物(izo)、氧化锌(zno)、氧化铟(in2o3)、铟镓氧化物(igo)和铝锌氧化物(azo)的集群中的至少一种。例如，像素电极210可包括ito/ag/ito。
177.在第二平坦化绝缘层123上可排列有像素限定层125。像素限定层125可通过增加像素电极210的边缘与排列在像素电极210之上的相对电极230之间的距离来防止在像素电极210的边缘处出现电弧等。
178.像素限定层125可使用选自包括聚酰亚胺、聚酰胺、丙烯酸树脂、bcb和酚醛树脂的集群中的一种或多种有机绝缘材料通过诸如旋涂的方法形成。
179.有机发光二极管oled的中间层220可排列在由像素限定层125形成的开口op中。有机发光二极管oled的发射区域ea可由开口op限定。
180.中间层220可包括有机发射层。有机发射层可包括包含有发射红色光、绿色光、蓝色光或白色光的荧光或磷光材料的有机材料。有机发射层可包括低分子量有机材料或高分子量有机材料，并且诸如空穴传输层(htl)、空穴注入层(hil)、电子传输层(etl)和电子注入层(eil)的功能层可选择性地进一步排列在有机发射层下面和有机发射层上。
181.有机发射层可对应于为每个像素p提供的每个像素电极210。例如，中间层220可进行各种修改，以除了有机发射层之外还包括在多个像素电极210之上的一体层。
182.相对电极230可为透射电极或反射电极。在一些实施方式中，相对电极230可为透明或半透明电极，并且可包括具有低功函数的包括li、ca、lif/ca、lif/al、al、ag、mg及其化合物的金属薄膜。此外，诸如ito、izo、zno或in2o3的透明导电氧化物(tco)膜可进一步排列在金属薄膜上。相对电极230可在显示区域da的整个表面之上一体形成，并因此可排列在中间层220和像素限定层125上。
183.图16是根据一些实施方式的像素电路的一部分的示意性平面视图，并且图17示出了图16的修改实例。图18是沿图16的线b-b'截取的图16的像素电路的示意性剖视图，并且图19是沿图16的线c-c'截取的图16的像素电路的示意性剖视图。图20是通过将实施方式与比较例进行比较的氢离子浓度测量的图表。
184.在下文中，在图16至图19的描述中，彼此一体形成的第二有源图案1400和第四有
源图案1400'将被称为第二有源图案1400。此外，彼此一体形成的第二栅电极1520和第四栅电极1520'将被称为第二栅电极1520。构成第二栅电极1520和第四栅电极1520'的导电图案可被称为“栅极图案”。栅极图案可排列成岛状。也即，栅极图案可与排列在与栅极图案相同的层上的其它图案隔离。
185.参照图16、图18和图19，示出了排列在第二有源图案1400上方和下方的第二栅电极1520和第三栅极线1310。第二栅电极1520和第三栅极线1310的部分可与第二有源图案1400重叠以构成第一初始化薄膜晶体管t4。
186.如以上所描述的，为了栅极同步，第二栅电极1520和第三栅极线1310可通过接触部1520cnt彼此电连接。如图18和图19中所示，接触部1520cnt可由穿过第一层间绝缘层117和第三栅极绝缘层118的接触孔限定。接触部1520cnt可排列在第二栅电极1520(也即，栅极图案)的中心处。
187.根据一些实施方式，第二栅电极1520的围绕接触部1520cnt的宽度w可为约1.5μm或更大。尽管图16示出了沿第二方向(例如，方向y)的宽度w，但是第二栅电极1520的围绕接触部1520cnt的宽度w不限于该方向，并且可意味着在接触部1520cnt周围具有1.5μm或更大的宽度。例如，第二栅电极1520的沿与第一方向(例如，方向x)和第二方向(例如，方向y)交叉的斜线方向的宽度w'也可为约1.5μm或更大。第二栅电极1520的围绕接触部1520cnt的宽度w的上限不受限制；然而，考虑到分辨率和与排列在与第二栅电极1520相同的层上的其它导电图案的距离，宽度w可为10μm或更小、5μm、或者2.5μm或更小。作为实例，在520ppi的分辨率中，第二栅电极1520的围绕接触部1520cnt的宽度w可为约2μm到约2.5μm。
188.作为比较例，当第二栅电极1520的围绕接触部1520cnt的宽度w小于约1.5μm时，接缝形成在第二栅电极1520的边缘处，并且氢(h)、氧(o)和水(h2o)通过接缝部分扩散，这可能导致第一初始化薄膜晶体管t4中的氢浓度过度提高的缺陷。作为实验例，参照图20的图表，可看出：虽然根据一些实施方式的正常区域中的氢离子浓度为1.08e+21(单位：atom/cm3)，但是比较例1的缺陷部分中的氢离子浓度为1.37e+21，并且比较例2的缺陷部分中的氢离子浓度为1.54e+21，其增加多达约40％或更大。
189.相应地，在根据一些实施方式的显示装置中，第二栅电极1520的围绕接触部1520cnt的宽度w为约1.5μm或更大，以防止接触部1520cnt中的以上所描述的缺陷。因此，可更稳定地实现第二栅电极1520与第三栅极线1310之间的接触。
190.此外，在平面视图中，接触部1520cnt与第二有源图案1400和第二栅电极1520的重叠部分之间的距离d可为约1.3μm或更大。距离d的上限不受特别限制；然而，考虑到分辨率和与其它导电图案的排列，距离d可为10μm或更小、5μm、或者2.5μm或更小。
191.就此而言，在形成穿过第一层间绝缘层117和第三栅极绝缘层118的接触孔的工艺期间，当接触孔与第二有源图案1400之间的距离太近时，出现第二有源图案1400的消耗，并且相应地，第一初始化薄膜晶体管t4的性能可能恶化，或者可能出现缺陷。相应地，根据一些实施方式，由于在平面视图中接触部1520cnt与第二有源图案1400和第二栅电极1520的重叠部分之间的距离d为1.3μm或更大，因此可在接触孔的形成期间有效地防止第二有源图案1400的消耗。
192.参照图16，第二栅电极1520可基本上具有“+”形状。也即，在第二栅电极1520中，在作为中心区域的接触部1520cnt周围的宽度大于其它区域的宽度。
193.根据一些实施方式，如图17中所示，第二栅电极1520可基本上具有矩形形状，并因此，沿第二方向(例如，方向y)所有区域可具有相同的宽度。即使在这种情况下，第二栅电极1520的围绕接触部1520cnt的宽度w可为约1.5μm或更大。
194.虽然仅已主要描述了显示装置，但是根据本公开的实施方式不限于此。例如，用于形成这种显示装置的显示装置制造方法也将落入本公开的范围。
195.应理解，本文中描述的实施方式应仅被视为描述性意义，而不是出于限制的目的。在每个实施方式内的特征或方面的描述通常应被视为可用于其它实施方式中的其它相似特征或方面。虽然已参照图对一个或多个实施方式进行了描述，但是本领域普通技术人员将理解，在不背离如由随附权利要求及其等同物限定的范围和精神的情况下可在形式和细节上进行各种改变。