技术特征：
1.一种超结平面栅极功率mosfet的制造方法，其特征在于：包括如下步骤：在衬底上生长外延层；在外延层上生长第一氧化层后形成第一掩模；在外延层中蚀刻形成多个深沟槽；去除第一掩模和第一氧化层，在深沟槽中原位选择性外延生长外延层以形成p柱；在外延层及p柱的表面上形成依次包括栅极氧化层、多晶硅栅极层以及第二氧化层的堆叠结构；在第二氧化层的表面形成第二掩模，其中所述外延层划分为第一区和第二区；在所述第一区上的第二掩模具有第一沟槽和第二沟槽；采用蚀刻工艺对所述第一区的所述堆叠结构进行蚀刻以露出p柱的上表面和外延层的上表面；去除第二掩模，利用沉积工艺形成第三氧化层；对所述第一区上的第三氧化层进行蚀刻以便形成第三沟槽；进行离子注入工艺，从而在p柱和外延层中形成p+离子注入区和n+离子注入区；执行离子扩散工艺以形成p+离子扩散区和n+离子扩散区；对p+离子扩散区和n+离子扩散区进行蚀刻，以形成第四沟槽；在所述第三氧化层的整个表面旋涂光刻胶并在所述第二区的光刻胶中图形化以形成开口，形成所述开口后的光刻胶作为第三掩模；以所述第三掩模为保护，蚀刻第三氧化层以露出多晶硅栅极层的上表面；溅射形成金属层；在金属层上图形化形成第四掩模；蚀刻所述金属层，以形成源电极和栅电极；在n+衬底的背面形成金属层作为漏电极。2.如权利要求1所述的超结平面栅极功率mosfet的制造方法，其特征在于：所述深沟槽具有0.4微米的宽度和1.2微米的深度，并且每个深沟槽之间的间距为1.4微米。3.如权利要求1所述的超结平面栅极功率mosfet的制造方法，其特征在于：所述形成第二掩模中，所述第一沟槽位于p柱正上方，其宽度为0.8微米；由图形化后的栅极氧化层、栅极多晶硅层和第二氧化层所构成的堆叠结构的宽度为0.3微米；两个上述堆叠结构之间形成的第二沟槽1002的宽度为0.4微米。4.如权利要求1所述的超结平面栅极功率mosfet的制造方法，其特征在于：所述形成第三沟槽的步骤中，所述第三沟槽露出p柱的上表面和外延层的上表面，并且在栅极氧化层和多晶硅栅极层组成的堆叠结构的侧面形成氧化层侧壁。5.如权利要求1所述的超结平面栅极功率mosfet的制造方法，其特征在于：所述离子扩散工艺为热退火工艺；p+离子扩散区在横向的方向上对齐至栅极氧化层的边缘，使得栅极氧化层在垂直方向上的投影位于p+离子扩散区内。6.如权利要求1所述的超结平面栅极功率mosfet的制造方法，其特征在于：所述形成第四沟槽的步骤中，所述第四沟槽是在垂直方向上将n+离子扩散区完全蚀刻且部分蚀刻p+离子扩散区后形成的。7.如权利要求6所述的超结平面栅极功率mosfet的制造方法，其特征在于：其中，所述第三氧化层的整个表面旋涂光刻胶并在所述第二区的光刻胶中图形化以形成开口中，所述开口露出第三氧化层的上表面。8.如权利要求7所述的超结平面栅极功率mosfet的制造方法，其特征在于：其中，所述蚀刻第三氧化层以露出多晶硅栅极层的上表面的步骤中，所述金属层完全覆盖第三氧化层且完全填充第四沟槽。9.如权利要求7所述的超结平面栅极功率mosfet的制造方法，其特征在于：所述形成第
四掩模的步骤中，所述第四掩模仅在要形成源电极和栅电极的位置保留。
技术总结
本发明提出了一种仅需要4层光掩模的超结平面栅极功率MOSFET的制造方法。该制造方法可以获得低导通电阻以及更低的栅极电荷。因此可以得到更优的品质因数(FOM)。与传统垂直型的VDMOS制造方法的主要区别是超结的p柱是在n-外延层中通过原位选择外延生长(insitu-SEG)而形成，p柱与n型外延的掺杂浓度因此而达到电荷平衡，平面栅极长度也能够做到最小化以减少沟道电阻和栅极电荷。此外，与现有的制造方法普遍需要6层光掩模的方案相比，本发明还能提高制造效率，降低制造成本。降低制造成本。降低制造成本。
技术研发人员：高阳
受保护的技术使用者：深圳市顾邦半导体科技有限公司
技术研发日：2021.12.03
技术公布日：2022/3/15