背照式全局曝光像元结构及其制备方法与流程

1.本发明涉及半导体集成电路技术领域，尤其涉及一种背照式全局曝光像元结构及其制备方法。


背景技术：

2.目前，随着互补金属氧化物半导体(complementary metal oxide semiconductor，cmos)图像传感器在工业、车载、道路监控和高速相机中越来越广泛的应用，对于可以捕捉高速运动物体图像的图像传感器的需求进一步提高。为了监控高速运动的物体，就需要使用全局曝光式快门像元结构，其中，寄生光灵敏度是全局曝光式快门像元结构中一个非常重要的指标。
3.图1示出了传统的背照式像元结构示意图，传统的背照式图像传感器包括光电二极管(photo diode，pd)、传输管(transmission tube，tx)、复位管(restore tube，rst)和电荷存储的浮置扩散区(floating diffusion，fd)(fd下文又称存储节点)。如图1所示，入射到像素单元表面的光线由于折射和散射而不能全部聚焦到光电二极管表面，有部分光线可能入射到存储节点上，存储节点在入射光的照射下也可以像光电二极管一样产生寄生光电响应。由于入射光的照射而在存储节点上产生的电荷，会影响原来存储在存储节点上的由光电二极管产生的电压信号，造成了信号的失真，一旦做成背照式结构，存储节点更容易有更多的光线入射，导致寄生光灵敏度变得更差。现有的一些背照式结构，主要通过将存储节点再连接电容值很大的电容结构，来降低存储节点电容的占比，进而弱化存储节点漏光的影响。但是，这没能从根本上改善存储节点漏光的问题，而且大电容的结构无疑增加了工艺的难度。
4.因此，如何能在不恶化寄生光灵敏度的同时，提供一个背照式全局曝光像元结构，是本领域技术人员亟待解决的问题。


技术实现要素：

5.本发明实施例提供一种背照式全局曝光像元结构及其制备方法，用改善背照式图像传感器的寄生光灵敏度性能。
6.第一方面，本发明提供一种背照式全局曝光像元结构，包括：半导体衬底，所述半导体衬底具有正表面和背表面；接近半导体衬底的正表面，且设于半导体衬底内的感光单元、传输管和复位管；接近半导体衬底的正表面，且位于所述传输管和所述复位管之间的存储节点，其中，所述存储节点设于半导体衬底内，挡光层不完全包覆所述存储节点。该结构中的挡光层可以阻挡从半导体衬底背面入射的光线，极大的改善了背照式全局曝光像元结构的寄生光灵敏度性能。
7.本发明提供的背照式全局曝光像元结构的有益效果在于：该结构中的挡光层可以阻挡从半导体衬底背面入射的光线，极大的改善了背照式全局曝光像元结构的寄生光灵敏度性能。
8.可选地，挡光层靠近背表面的的一侧包覆一层氧化层。
9.可选地，所述挡光层包围所述存储节点接近半导体衬底的背表面的一侧。挡光层可以阻挡从半导体衬底背面入射的光线。
10.可选地，挡光层和所述氧化层与所述半导体衬底的正表面不连通，这样可以避免器件形成导通沟道，以致于因导通沟道导致器件无法正常工作。
11.可选地，多晶硅结构覆盖所述不连通处，且与半导体衬底的正表面齐平或与晶体管栅极高度齐平。多晶硅结构封住挡光层的不连通处，使存储节点位于挡光层内部。
12.可选地，设置于半导体衬底背表面的深沟槽，所述深沟槽临近所述感光单元；设于深沟槽上方的金属栅格结构。通过深沟槽隔离用以形成深沟槽，以隔离感光单元，从而改善电学串扰；金属栅格结构，主要用于改善光学串扰。
13.第二方面，本发明提供一种背照式全局曝光像元结构的制备方法，该方法包括如下步骤：提供半导体衬底，所述半导体衬底具有正表面和背表面；对半导体衬底进行图形化，形成凹槽；淀积挡光层；刻蚀去掉半导体衬底表面的挡光层，以及刻蚀去掉凹槽侧壁上部分的挡光层；在所述半导体衬底的正表面上形成传输管和复位管；在所述半导体衬底内形成感光单元，以及在在所述半导体衬底的凹槽内形成位于所述传输管和所述复位管之间的存储节点。
14.可选地，在凹槽中淀积挡光层之前，还包括：淀积氧化层；刻蚀去掉半导体衬底表面的氧化层，以及刻蚀去掉凹槽侧壁上部分的氧化层。
15.可选地，在所述半导体衬底的正表面上形成传输管和复位管之前，还包括：淀积一层多晶硅，所述多晶硅将凹槽全部填充；刻蚀去掉半导体衬底的正表面上的多晶硅。
16.可选地，在所述半导体衬底的凹槽内形成位于所述传输管和所述复位管之间的存储节点之后，还包括：形成深沟槽，所述深沟槽临近所述感光单元；在深沟槽上方形成金属栅格结构。
17.可选地，在所述半导体衬底的背表面上形成金属互连层及介质层。
18.本发明提供的制备方法的有益效果可以参见上述结构部分的描述，该制备方法通过先刻蚀凹槽，再形成存储节点，制作工艺易于实现，工艺偏差控制较为宽松，可靠性高。
附图说明
19.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1为现有技术提供的一种背照式全局曝光像元结构示意图；
21.图2为本发明实施例提供的一种背照式全局曝光像元结构示意图；
22.图3为本发明实施例提供的一种背照式全局曝光像元结构的制备方法流程示意图；
23.图4为本发明实施例提供的一种形成凹槽的工艺制备阶段示意图；
24.图5为本发明实施例提供的一种形成氧化层的工艺制备阶段示意图；
25.图6为本发明实施例提供的一种形成挡光层的工艺制备阶段示意图；
26.图7为本发明实施例提供的一种形成多晶硅的工艺制备阶段示意图；
27.图8中的(a)为本发明实施例提供的一种形成传输管和复位管的工艺制备阶段示意图；
28.图8中的(b)为本发明实施例提供的一种形成感光单元和存储节点的工艺制备阶段示意图。
29.元件标号说明
30.100 半导体衬底
31.101 半导体衬底的背面
32.102 半导体衬底的正面
33.103 凹槽
34.201 感光单元
35.202 传输管
36.203 复位管
37.301 氧化层
38.302 挡光层
39.303 多晶硅层
40.304 存储节点
具体实施方式
41.为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
42.需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
43.根据本发明的主旨构思，本发明提供一种背照式全局曝光像元结构，如图2所示，包括：半导体衬底100、感光单元201、传输管202、复位管202和存储节点304。
44.具体来说，半导体衬底100具有正表面101及背表面102。设置在半导体衬底100的正表面101上传输管202和复位管202。接近半导体衬底的正表面，且设于半导体衬底内的感光单元201，且位于所述传输管202和所述复位管203之间的存储节点304，存储节点304是传输管202和复位管203之间的结电容。其中，感光单元201可以为光电二极管。
45.其中，挡光层302不完全包覆所述存储节点304。如图1所示，挡光层302包围所述存储节点304接近半导体衬底的背表面102的一侧。本实施例中，挡光层302的材料可以是金属、金属化合物或金属硅化物中的任意一种或多种具有反光特性的材料，一种可能的实施方式中，金属可以金属钨、铜、铝或镍中的任意一种或多种。挡光层302可以有效地阻挡从半导体衬底背面入射的光线反射或折射到存储节点304。挡光层302能够额外增加电容从而减小寄生光的占比，不再需要制作额外的电容结构。
46.可选地，在挡光层靠近背表面的的一侧还包覆氧化层301，挡光层302和所述氧化层301与所述半导体衬底的正表面不连通，该氧化层301能够改善因刻蚀导致的硅界面损
伤。
47.可选地，挡光层302和所述氧化层301与所述半导体衬底的正表面不连通处覆盖有多晶硅结构，多晶硅可以为n型注入，多晶硅表面与半导体衬底的正表面齐平或与晶体管栅极高度齐平。
48.本发明的上述结构可用于4t、5t、6t、8t或12t等各种需要存储电容的背照式全局曝光像元结构中。
49.为使本发明的目的、技术方案和优点更加清楚，下面进一步结合图3示出了一种背照式全局曝光像元结构的制备方法流程示意图，本发明中，感光单元可以形成在存储节点304的凹槽结构完成之后，也可以形成于凹槽结构形成之前。下文以感光单元形成于凹槽结构形成之后为例进行说明，图4至图8分别示出了该示例下各个工艺制备阶段的阶段性成果示意图。
50.参见图3，本发明实施例提供的背照式全局曝光像元结构的制备工艺包括如下步骤：
51.s301，提供半导体衬底100，所述半导体衬底具有正表面101和背表面102。
52.如图4所示，半导体衬底100可以是n型或p型硅衬底。所述半导体衬底202的材料包括硅、锗、锗化硅、碳化硅、砷化镓、镓化铟中的一种或多种组合，所述半导体衬底202还可以为绝缘体上的硅半导体衬底或者绝缘体上的锗半导体衬底。
53.s302，对半导体衬底100进行图形化，形成凹槽103。
54.参见图4，在n型或p型硅衬底正表面上进行图形化，形成凹槽103，凹槽103的深度不小于0.5um；宽度不小于0.2um。
55.一种可能的实施方式，可以在半导体衬底100上形成图案化的光刻胶层，以图案化的光刻胶层为掩模，采用干法刻蚀或者湿法刻蚀蚀刻半导体衬底，形成凹槽，然后再去除光刻胶层。
56.可选地，该工艺还包括s303，在半导体衬底100的正表面上淀积氧化层301，刻蚀去掉正表面上的氧化层301，以及刻蚀掉部分凹槽103侧壁的氧化层301。
57.参见图5，在具有凹槽103的半导体衬底100的正表面上淀积氧化层301，氧化层301的厚度可以很薄，如图5中的(a)所示，然后通过刻蚀的方式先刻蚀去掉半导体衬底100的正表面101之上的氧化层301，再进一步地刻蚀掉凹槽103上部分侧壁的氧化层301，形成如图5中的(b)所示的氧化层301。示例性地，氧化层301位于凹槽侧壁处留有开口，开口高度大概有0.05um。
58.s304，在半导体衬底100的正表面上淀积挡光层302，刻蚀去掉正表面上的挡光层302，以及刻蚀掉部分凹槽103侧壁的挡光层302。
59.参见图6，在具有凹槽103的半导体衬底100的正表面上淀积挡光层302，挡光层302可以是金属、金属化合物或金属硅化物中的任意一种或多种具有反光特性的材料，如图6中的(a)所示，然后通过刻蚀的方式先刻蚀去掉半导体衬底100的正表面101之上的挡光层302，再进一步地刻蚀掉凹槽103上部分侧壁的挡光层302，形成如图6中的(b)所示的挡光层302。示例性地，挡光层302未将凹槽103全部填充，挡光层302位于凹槽侧壁处的厚度不超过凹槽103宽度的1/2，挡光层302位于凹槽底部厚度不超过凹槽103深度的1/3。挡光层302位于凹槽侧壁处留有开口，开口高度大概有0.05um。
60.可选地，挡光层302的形成技术包括但不限于使用物理气相沉积(physical vapor deposition，pvd)、化学气相沉积。本实施例优选使用pvd的方式形成挡光层，因为pvd的生长方式可以形成凹槽103底部厚侧壁薄的形貌，所以再进行刻蚀的时候，凹槽103侧壁上的挡光层会比底部的挡光层更多的被刻蚀掉。
61.值得说明的是，挡光层302在侧壁的高度与氧化层301在侧壁的高度可以相同也可以不同，凹槽的侧壁设有开口，即挡光层302和所述氧化层301与所述半导体衬底的正表面101不连通。
62.可选地，该工艺还包括s305，在半导体衬底100的正表面上淀积多晶硅303，多晶硅303将凹槽103全部填充，然后图形化掉硅衬底上表面的多晶硅，保留凹槽103内部的多晶硅303。
63.参见图7，在具有凹槽103的半导体衬底100的正表面上淀积多晶硅303，多晶硅303可以是氮化硅、碳化硅、氮氧化硅或碳氮化硅中的任意一种或多种，如图7中的(a)所示，然后通过刻蚀的方式先刻蚀去掉半导体衬底100的正表面101之上的多晶硅303，形成如图7中的(b)所示的多晶硅303。示例性地，多晶硅为n型注入。
64.s306，在所述半导体衬底100的正表面上形成传输管202和复位管203。
65.s307，在所述半导体衬底100内形成感光单元201，以及在所述半导体衬底100的凹槽内形成位于所述传输管202和所述复位管203之间的存储节点304。
66.示例地，参见图8，通过刻蚀的方式先刻蚀去掉半导体衬底100的正表面101之上的多晶硅303，形成如图7中的(b)所示的多晶硅303的同时，在所述半导体衬底100的正表面上还形成了传输管202和复位管203，如图8中的(a)所示，然后，采用离子注入工艺对所述半导体衬底100进行第一离子注入形成所述感光单元201和存储节点304，如图8中的(b)所示，离子注入工艺的注入能量可以为为10kev～1200kev，感光单元201为光电二极管。
67.可选地，在所述硅衬底的凹槽内形成位于所述传输管和所述复位管之间的存储节点之后，上述工艺还包括：硅衬底的正面形成金属互连层；金属互连层形成后，通过成熟的背照式工艺，在半导体衬底背面通过键合、减薄、图形化等步骤形成深沟槽(图中未画出)、在深沟槽上方形成金属栅格(图中未画出)、焊盘结构(图中未画出)。所述深沟槽临近所述感光单元201，通过深沟槽隔离以形成深沟槽，进而对感光单元201起到隔离作用，以改善电学串扰；金属栅格结构，主要用于改善光学串扰。其它可能的实施例中，在所述半导体衬底的背表面上形成金属互连层及介质层。
68.综上所述，本发明通过对存储节点301区域形成具有挡光层302的结构，进而可以将全局像元制造成背照式全局曝光像元结构，即使光线直接入射到感光单元201，一些反射或折射的光线到达存储节点304，也会被存储节点304的挡光层302阻挡，全面的防止了光对存储节点304的影响，改善了寄生光灵敏度特性。
69.以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
70.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。
71.对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因
此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。