半导体器件及其形成方法以及调整晶圆翘曲度的方法与流程

1.本技术涉及半导体技术领域。具体地，本技术涉及一种半导体器件及其形成方法以及调整晶圆翘曲度的方法。


背景技术：

2.晶圆以及在晶圆上形成半导体结构的过程中，由于薄膜和晶圆以及薄膜和薄膜之间的晶格失配、热失配等原因，晶圆在不同方向会发生不同程度的翘曲。如果晶圆翘曲度过大会导致无法被拉平，从而无法进入机台。此外，如果晶圆在不同方向上的翘曲度差异过大，将会影响在其上形成的半导体结构的键合等对晶圆平整度要求较高的工艺制程。
3.应当理解，该背景技术部分旨在部分地为理解该技术提供有用的背景，然而，这些内容并不一定属于在本技术的申请日之前本领域技术人员已知或理解的内容。


技术实现要素：

4.本技术的一方面提供一种半导体器件的形成方法，所述半导体器件包括晶圆，其中，所述晶圆的至少一部分的翘曲度大于其余晶圆部分的翘曲度，所述方法包括：在所述晶圆的一侧形成相互接触的应力层和吸光层；以及向所述吸光层的对应于所述晶圆的所述至少一部分的区域照射激光束，以减小所述至少一部分与所述其余晶圆部分的翘曲度的差值。
5.在本技术的一个实施方式中，其中，所述吸光层的吸光率大于所述应力层的吸光率。
6.在本技术的一个实施方式中，其中，所述吸光层的吸光率为0.5～8，所述应力层的吸光率小于0.5。
7.在本技术的一个实施方式中，其中，所述吸光层的吸光系数大于所述应力层的吸光系数。
8.在本技术的一个实施方式中，其中，所述吸光层的吸光系数为0.01nm-1～1nm-1
，所述应力层的吸光系数为1
×
10-10
nm-1～1
×
10-3
nm-1
。
9.在本技术的一个实施方式中，其中，所述应力层包括氮化硅和非晶态的氧化铝中的至少一种，并且所述吸光层包括钨和氮化钛中的至少一种。
10.在本技术的一个实施方式中，所述方法还包括：在所述晶圆的一侧形成与所述应力层或所述吸光层接触的结合层。
11.在本技术的一个实施方式中，所述方法还包括：在所述晶圆的与所述一侧相对的另一侧形成第一半导体结构；以及在所述第一半导体结构上键合第二半导体结构。
12.本技术的另一方面提供一种调整晶圆翘曲度的方法，包括：在晶圆的一侧形成相互接触的应力层和吸光层；根据所述晶圆在不同方向的翘曲度，将所述晶圆划分为至少一个晶圆部分和其余晶圆部分，其中，所述至少一个晶圆部分的翘曲度大于所述其余晶圆部分的翘曲度；以及向所述吸光层的对应于所述至少一个晶圆部分的区域照射激光束，以减
小所述至少一个晶圆部分与所述其余晶圆部分的翘曲度的差值。
13.在本技术的一个实施方式中，其中，所述吸光层的吸光率大于所述应力层的吸光率。
14.在本技术的一个实施方式中，其中，所述吸光层的吸光系数大于所述应力层的吸光系数。
15.在本技术的一个实施方式中，其中，所述应力层包括氮化硅和非晶态的氧化铝中的至少一种，并且所述吸光层包括钨和氮化钛中的至少一种。
16.本技术的再一方面提供一种半导体器件，包括：晶圆；至少一层应力层，位于所述晶圆的一侧，所述应力层的至少一个应力部分和其余应力部分的应力不同；以及吸光层，位于所述晶圆的所述一侧且与所述应力层接触。
17.在本技术的一个实施方式中，所述半导体器件包括至少两层所述应力层，其中，所述吸光层位于相邻的所述应力层之间。
18.在本技术的一个实施方式中，其中，所述至少一个应力部分包括晶态部分，并且所述其余应力部分包括非晶态部分。
19.在本技术的一个实施方式中，其中，所述至少一个应力部分包括晶态的氧化铝，并且所述其余应力部分包括非晶态的氧化铝。
20.在本技术的一个实施方式中，其中，所述吸光层包括钨或氮化钛中的至少一种。
21.在本技术的一个实施方式中，所述半导体器件还包括：结合层，位于所述晶圆的一侧并与所述应力层或所述吸光层接触。
22.在本技术的一个实施方式中，所述半导体器件包括：第一半导体结构，位于所述晶圆的与所述一侧相对的另一侧；以及第二半导体结构，与所述第一半导体结构键合。
附图说明
23.通过阅读参照以下附图所作的对非限制性实施方式的详细描述，本技术的其它特征、目的和优点将会变得更加明显。在附图中，
24.图1和图2为相关技术中的晶圆由于应力分布不均匀而呈现的翘曲形状示意图。
25.图3为相关技术中改善晶圆翘曲所采用的在晶圆上沉积应力薄膜的示意图。
26.图4为根据本技术的一些实施方式的改善晶圆翘曲度的方法的流程示意图。
27.图5-图9为根据本技术的一些实施方式的改善晶圆翘曲度的方法的工艺示意图。
28.图10为根据本技术的一些实施方式的半导体器件的形成方法的流程示意图。
29.图11为根据本技术的一些实施方式的半导体器件的形成方法的工艺示意图。
具体实施方式
30.为了更好地理解本技术，将参考附图对本技术的各个方面做出更详细的说明。应理解，这些详细说明只是对本技术的示例性实施方式的描述，而非以任何方式限制本技术的范围。在说明书全文中，相同的附图标号指代相同的元件。
31.注意，说明书中对“一个实施方式”、“实施方式”、“示例实施方式”、“一些实施方式”等的引用指示所描述的实施方式可以包括特定特征、结构或特性，但是其它实施方式并不一定包括该特定特征、结构或特性。此外，当结合实施方式描述特定特征、结构或特性时，
无论是否明确描述，结合其他实施方式实现这种特征、结构或特性都将在相关领域技术人员的知识范围内。
32.通常，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，诸如“一”或“所述”的术语可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。
33.应容易理解的是，在本技术中的“上”、“上方”和“之上”的含义应该以最广泛的方式来解释，使得“上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”的含义，而且还可以包括在某物“上方”或“之上”并且其间不具有中间特征或层(即，直接在某物上)的含义。
34.此外，诸如“之下”、“下方”、“下部”、“上方”、“上部”等空间相对术语在本文中为了便于描述可以用于描述一个元件或特征与另一个(多个)元件或(多个)特征的如图中所示的关系。空间相对术语旨在涵盖器件在使用或操作中的除了图中描绘的取向之外的不同取向。
35.如在本文使用的，术语“层”是指包括具有厚度的区域的材料部分。此外，层可以是均匀或不均匀的连续结构的区域，其厚度小于连续结构的厚度。层可以包括单个子层或多个子层。
36.在附图中，为了便于说明，附图仅为示例而并非严格按比例绘制，因此所示出的部件的厚度、尺寸和形状可能会与实际的部件不符。在本文中使用的用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
37.还应理解的是，用语“包括”、“包括有”、“具有”、“包含”和/或“包含有”，当在本说明书中使用时表示存在所陈述的特征、元件和/或部件，但不排除存在或附加有一个或多个其它特征、元件、部件和/或它们的组合。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，修饰整个所列特征，而不是修饰列表中的单独元件。此外，当描述本技术的实施方式时，使用“可”表示“本技术的一个或多个实施方式”。并且，用语“示例性地”旨在指代示例或举例说明。
38.除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本技术所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本技术中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
39.需要说明的是，在不冲突的情况下，本技术中的实施方式及实施方式中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本技术所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施方式来详细说明本技术。
40.在半导体器件(例如，存储器)的制造过程中在晶圆上形成各膜层以及对各膜层的处理工艺，大都伴随着热释放的过程。对存储器来说，伴随存储器尺寸更小以及存储容量更大的要求，3d nand存储器越来越受到关注。在3d nand制造过程中，例如在晶圆(也可称为“半导体衬底”)上沉积不同膜层、对不同膜层的刻蚀以及退火等工艺的热释放过程中，不同
膜层由于热膨胀系数不同具有延展特性或收缩特性，因此在同一热释放过程中，一些膜层表现为张应力，一些膜层表现为压应力，最终导致晶圆出现不同程度的翘曲。当晶圆在各个方向上的应力相匹配，晶圆会朝向同一个方向(朝向晶圆正面或者晶圆背面)弯曲，如图1所示，在一些示例中，晶圆100在沿相互垂直的径向(例如x和y方向)上，均朝向晶圆100背面弯曲，晶圆100呈现盘状。当弯曲严重时，可使得晶圆100呈现碗状的形状。
41.在一些示例中，如图2所示，晶圆200的翘曲方向和翘曲度均不同，例如，在沿x径向方向上，晶圆200朝向其正面弯曲，在与x方向垂直的y径向方向上，晶圆200朝向其背面弯曲，x、y方向上的弯曲度不同，晶圆200呈现马鞍型。
42.由于半导体加工机台的限制，晶圆100的翘曲度如果过大或晶圆200在不同方向上的翘曲度差异较大可能导致晶圆加无法在同一机台上进行加工，增加器件制造成本。
43.在一些改善晶圆翘曲度的示例中，如图3所示，可在晶圆500的相对的两个表面中的至少一个表面沉积一层应力薄膜520，来均衡晶圆500的应力，从而减小晶圆500的翘曲度。可选地，还可对应力薄膜520进行退火处理，以进一步平衡晶圆500的应力分布。但是由于形成应力薄膜520是均匀沉积过程，应力薄膜520对晶圆500在各个方向上的应力改变是相同的。当晶圆500为图2所示的马鞍型的形状时，即便在晶圆500的一侧沉积应力薄膜520并对应力薄膜520退火处理，也难以对晶圆500进行不同方向的应力调整，将影响在晶圆500上形成的半导体结构(例如，图11所示的阵列结构440)的键合等对晶圆500的平整度要求较高的工艺制程。
44.本技术的一些实施方式提供一种改善晶圆翘曲度的方法以应对上述至少一个问题，如图4所示为改善晶圆翘曲度的方法300的流程示意图。
45.如图4所示，方法300包括操作s310，其中，可在晶圆的一侧形成相互接触的应力层和吸光层。如图5所示，在一些实施方式中，可在晶圆400的一侧形成相互接触的应力层420和吸光层430。
46.可选地，晶圆400可为半导体衬底，以提供在其上形成的半导体结构(例如，图11所示的阵列结构440)的结构支撑。在一些示例中，上述半导体衬底400例如可包括硅(例如单晶硅、多晶硅)、硅锗(sige)、锗(ge)、绝缘体上硅(soi)、绝缘体上锗(goi)、砷化镓(gaas)、氮化镓(gan)、碳化硅(sic)、玻璃、iii-v族化合物半导体或者其任意组合。
47.可选地，在形成应力层420和吸光层430之前，晶圆400的相对的另一侧的表面上可形成半导体结构，半导体结构例如包括存储器的阵列结构(例如，图11所示的阵列结构440)和cmos器件结构，存储器例如包括3d nand。可选地，在形成应力层420和吸光层430之前，晶圆400的相对的另一侧的表面上可不形成上述半导体结构，本技术对此不做限定。
48.在一些示例中，可通过例如cvd、pvd、ald等合适的薄膜沉积工艺在晶圆400的一侧的表面形成至少两层应力层420和位于相邻的应力层420之间的一层吸光层430。在如图6所示的另一些示例中，可在晶圆400的一侧先沉积一层吸光层430，然后在吸光层430上沉积与其接触的一层应力层420。在如图7所示的示例中，还可在晶圆400的一侧先沉积一层应力层420，然后在应力层420上沉积与其接触的一层吸光层430。本技术对上述形成应力层420和吸光层430的顺序和层数不做限定。
49.在一些示例中，应力层420例如包括氮化硅和非晶态的氧化铝中的至少一种受热敏感材料，在受热之后，应力层420可收缩，从而能够通过改变应力层420的应力来改善晶圆
400的翘曲度。
50.可选地，应力层420的吸光率k1可小于0.5。可选地，应力层420的吸光系数α1例如为1
×
10-10
nm-1
～1
×
10-3
nm-1
。可选地，应力层420的吸光系数α1例如为1
×
10-8
nm-1
～1
×
10-4
nm-1
。
51.在一些示例中，吸光层430例如可包括氮化钛和钨中的至少一种吸光敏感材料。可选地，吸光层430的吸光率k2大于应力层420的吸光率k1，吸光层430的吸光率k2例如为0.5～8。
52.可选地，吸光层430的吸光系数α2大于应力层420的吸光系数α1。可选地，吸光层430的吸光系数α2例如为0.01nm-1
～1nm-1
。可选地，吸光层430的吸光系数α例如为0.02nm-1
～0.3nm-1
。
53.比较来看，当具有一定能量和强度的光分别照射应力层420和吸光层430时，吸光层430具有优于应力层420的吸光能力。
54.在一些示例中，吸光层430的厚度范围为10nm～50nm。可选地，吸光层430的厚度范围为20nm～40nm。
55.在晶圆400包括硅的一些示例中，由于应力层420(例如，氮化硅)与硅的结合力差，可在形成应力层420之前，通过例如cvd、pvd、ald等合适的薄膜沉积工艺在晶圆400的一侧的表面沉积与晶圆400结合力相对较好的结合层410，结合层410的材料例如可包括氧化硅。
56.回到图4，方法300还包括：s320，根据晶圆在不同方向的翘曲度将晶圆划分为至少一个晶圆部分和其余晶圆部分，其中，至少一个晶圆部分的翘曲度大于其余晶圆部分的翘曲度。
57.在一些实施方式中，可通过平坦度测试仪，分别在不同方向上测量晶圆400多个点的高度，由此测量晶圆400在不同方向上的翘曲度，在一些示例中，可测量晶圆400的沿其径向相互垂直的两个方向上(例如，图1和图2示出的x、y方向)的翘曲度。经翘曲度测量，可确定晶圆400的翘曲方向以及不同方向上翘曲度的差异。
58.参考图7和图8，其中，图7为图8中沿a-a线的截面示意图。在一些示例中，可根据晶圆400不同方向(例如，分别垂直的径向x和y)的翘曲度将晶圆400划分为至少一个晶圆部分(例如，第一晶圆部分401和第二晶圆部分402)和其余晶圆部分403。在一些示例中，第一晶圆部分401和第二晶圆部分402的翘曲度可大于其余晶圆部分403。可选地，晶圆400可向背离应力层420的方向翘曲，经平坦仪测量，晶圆400沿y方向的翘曲度可大于沿x方向的翘曲度。
59.在一些示例中，第一晶圆部分401和第二晶圆部分402沿x-y方向的截面轮廓可为方形、圆形等规则形状，在另一些示例中，第一晶圆部分401和第二晶圆部分402沿x-y方向的截面轮廓也可为不规则形状。
60.如图7所示，在一些示例中，可将应力层420划分为与第一晶圆部分401、第二晶圆部分402和其余晶圆部分403对应的第一应力部分421、第二应力部分422和其余应力部分423。可选地，结合层410可对应划分为第一结合部分411、第二结合部分412和其余结合部分413。
61.在另一些示例中，可将吸光层430划分为与第一应力部分421、第二应力部分422和其余应力部分423对应接触的第一吸光区域431、第二吸光区域432和其余吸光区域433。
62.再次参考图4，方法300包括操作s330，其中，可向吸光层的对应于至少一个晶圆部分的区域照射激光束，以减小至少一个晶圆部分与其余晶圆部分的翘曲度的差值。
63.继续参考图7，在一些示例中，可采用激光脉冲法向吸光层430的对应于第一晶圆部分401和第二晶圆部分402的第一吸光区域431和第二吸光区域432照射激光束。可选地，激光束的光斑形状可为方形、圆形等规则形状。可选地，激光束的光斑大小可在毫米或微米级别。可选地，激光束的能量可为1j～10j。可选地，脉冲持续时间可为100ns～500ns。在上述激光脉冲条件下，激光束可照射的深度至少可与吸光层430的厚度保持大致相同。
64.在另一些示例中，可采用具有与第一吸光区域431和第二吸光区域432对应的开口的掩膜(未示出)来实现图形化的激光束照射。当采用激光束对第一吸光区域431和第二吸光区域432进行照射时，可以掩膜作为遮挡物，通过掩膜上的开口，使第一吸光区域431和第二吸光区域432得到激光束的照射，而其余吸光区域433则不会被激光束照射。
65.由于吸光层430为吸光敏感材料，第一吸光区域431和第二吸光区域432在接收到激光束的照射之后，将吸收到的光的能量转化为内部的分子热运动，然后以热的形式传导至对应接触的第一应力部分421和第二应力部分422。第一应力部分421和第二应力部分422受热收缩，收缩后的第一应力部分421和第二应力部分422与其余应力部分423的应力不同，从而能够补偿第一晶圆部分401和第二晶圆部分402的应力，减小第一晶圆部分401和第二晶圆部分402的翘曲度，既而减小第一晶圆部分401和第二晶圆部分402与其余晶圆部分403的翘曲度的差值，实现了具有方向性的翘曲度调整。
66.在应力层420包括氮化硅的示例中，氮化硅中包含大量的si-h键和n-h键，经由第一吸光区域431和第二吸光区域432传导的热使得第一应力部分421和第二应力部分422的si-h键和n-h键获得断键的能量，并以更稳定的h-h键和si-n键的形式重新成键。新产生的si-n键合可使得第一应力部分421和第二应力部分422获得比其余应力部分423更强的拉应力，将第一晶圆部分401和第二晶圆部分402朝向靠近应力层420的方向拉伸，使其更平整。
67.在应力层420包括非晶态的氧化铝的示例中，经由第一吸光区域431和第二吸光区域432传导的热使得第一应力部分421和第二应力部分422包括的非晶态的氧化铝结晶为晶态的氧化铝。第一应力部分421和第二应力部分422例如结晶为图9所示的第一晶态部分421'和第二晶态部分422'，其余应力部分423例如为非晶态部分。由于第一晶态部分421'和第二晶态部分422'中的原子或离子排列更为规则和紧密，从而使得第一晶态部分421'和第二晶态部分422'收缩以产生比其余应力部分423更强的拉应力。
68.在本技术的一些实施方式中，虽然应力层420受热后应力容易发生变化，但应力层420的吸光率较低。在应力层420包括氮化硅的示例中，氮化硅为透光材料，其吸光率近乎为0，吸光系数大约为7
×
10-7
nm-1
。在应力层420包括非晶态的氧化铝的示例中，非晶态的氧化铝为透光材料，其吸光率大约为0.02，吸光系数大约为4
×
10-4
nm-1
。因此，在应力层420包括氮化硅和非晶态的氧化铝中的至少一种的示例中，应力层420对光的能量和强度几乎不吸收。对于采用激光束直接照射应力层420进行方向性的翘曲度调整将受到限制。
69.本技术的一些实施方式通过形成与应力层420相互接触、吸光能力强的吸光层430，使得吸光层430的、与晶圆400的高翘曲度的部分(例如第一晶圆部分401和第二晶圆部分402)对应的吸光区域(例如，第一吸光区域431和第二吸光区域432)接受激光束的照射。经由吸光层430的光热转化，使得应力层420对应的应力部分(例如，第一应力部分421和第
二应力部分422)接受以热形式传导的能量，从而应力发生改变，例如产生更强的拉应力，从而实现方向性的翘曲度调整。
70.本技术的另一些实施方式还提供一种半导体器件的形成方法，如图10所示，为半导体器件形成方法600的流程示意图。方法600包括：s610，在晶圆的与其一侧相对的另一侧形成第一半导体结构；s620，在晶圆的一侧形成相互接触的应力层和吸光层；s630，向吸光层的对应于晶圆的至少一部分的区域照射激光束，以减小至少一部分与其余晶圆部分的翘曲度的差值；s640，在第一半导体结构上键合第二半导体结构。
71.可以理解的是，在上文中描述方法300时涉及的晶圆400、应力层420、吸光层430的结构和构造以及激光束照射工艺可完全或部分地适用于方法600中所描述的晶圆，因此与其相关或相似的内容不再赘述。
72.在一些示例中，第一半导体结构例如包括存储器的阵列结构，可选地，第一半导体结构还可包括cmos器件结构，存储器例如包括3dnand。如图11所示，以在晶圆400的另一侧形成存储器的阵列结构440为示例，阵列结构440可包括第一区域441和第二区域442，其中，第一区域441可设有贯穿触点425，用于将阵列结构440及其键合的第二半导体结构450(图11)电引出与背面互连结构连接以传输电信号。
73.在一些示例中，阵列结构440包括在晶圆400上交替布置电介质层448和导体层446而形成的堆叠结构(未示出)，电介质层448和相邻的导体层446形成电介质层/导体层对。示例性的，可根据各种应用场景来选择对的数量。例如，对的数量可以为32、64、96、128、160、192、224、256或更多。
74.在一些实施例中，导体层446例如可包括w、co、cu、al、ti、ta、tin、tan、ni、掺杂硅、硅化物(例如nisix、wsix、cosix、tisix)或其任何组合的导体材料。电介质层448例如可包括氧化硅、氮化硅、氮氧化硅等绝缘材料。在一个示例中，导体层446可为钨，并且电介质层448可为氧化硅。
75.在一些示例中，第二区域442可包括核心区444和位于核心区的至少一侧的台阶区443，台阶区443可形成台阶结构。第一区域441可位于台阶区443的远离核心区444的一侧。在一些示例中，阵列结构440还包括绝缘平坦层426，其覆盖台阶区443以及填充第一区域441，用以支撑贯穿触点425。
76.在一些实施例中，阵列结构440还包括贯穿堆叠结构并延伸至晶圆400中的沟道结构424。示例性的，沟道结构424包括由外而内依次设置的阻挡层(未示出)、电荷存储层(未示出)、隧穿层和沟道层(未示出)。示例性的，阻挡层的材料例如可包括氧化硅，电荷存储层的材料例如可包括氮化硅，隧穿层的材料例如可包括氧化硅，沟道层的材料例如可包括多晶硅。
77.在一些实施例中，阵列结构440的台阶区443可设置与每一层导体层446接触的字线触点427，用于与第二半导体结构450电连接。在一些实施例中，阵列结构440还包括贯穿堆叠结构并延伸至晶圆400中的线缝隙结构428，栅线隙结构428例如包括绝缘材料，可用于电分隔相邻的导体层446。
78.在一些实施例中，阵列结构440还包括在远离晶圆400一侧设置的第一互连结构445。
79.回到图10，对于操作s640，以在阵列结构440上形成第二半导体结构为示例，参考
图11，第二半导体结构450例如可为外围电路结构。在一些实施例中，外围电路结构450被配置为控制和感测阵列结构440。外围电路结构450可包括cmos晶体管(未示出)。
80.在一些实施例中，外围电路结构还可包括在第二互连结构455。可选地，当阵列结构440和外围电路结构450面对面进行混合键合时，第二互连结构205与第一互连结构445对应键合。由于在晶圆400的一侧形成应力层420和吸光层430，可改善晶圆400的翘曲度，并减小不同方向翘曲度差异，因此在键合阵列结构440和外围电路结构450时，晶圆400的平整度可满足键合工艺要求。
81.在一些实施例中，可在键合阵列结构440和外围电路结构450之后的合适阶段去除晶圆400，然后在去除晶圆400所暴露的表面形成半导体层(未示出)，半导体层可与沟道结构424的沟道层接触。
82.本技术的另一些实施方式还提供一种半导体器件，由于在上文中描述方法300和方法600时涉及的内容(包括结构、构造以及材料)可完全或部分地适用于在此所描述的半导体器件，因此与其相关或相似的内容不再赘述。
83.尽管在此描述了半导体器件及其示例性制造方法以及形成三维存储器的一些阶段中的半导体结构，但可以理解，一个或多个特征可以从该三维存储器和半导体结构中被省略、替代或者增加。另外，所举例的各层及其材料仅仅是示例性的。
84.如上所述的具体实施方式，对本技术的目的、技术方案和有益效果进行了进一步详细说明。应理解的是，以上仅为本技术的具体实施方式，并不用于限制本技术。凡在本技术的精神和原则之内，所做的任何修改、等同替换、改进等均应包含在本技术的保护范围之内。