一种用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管的制作方法

文档序号:28467561发布日期:2022-01-12 07:58阅读:198来源:国知局
一种用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管的制作方法
一种用于集成电路的低漏端电容小尺寸环形mos场效应晶体管
技术领域
1.本实用新型涉及半导体器件技术领域,特别是涉及一种用于集成电路的低漏端电容小尺寸环形mos场效应晶体管。


背景技术:

2.传统的mos管如图1所示,包含mos器件所在的阱,mos器件的栅极(g)、漏极(d)、源极(s)和衬底接触。传统的mos器件中s端的面积等于d端的面积,d端的寄生电容偏大,用作大功率的mos驱动管时,mos管的宽度会较大,为了不违反相关的闩锁效应规则,mos管不能只画成一个多finger的形式,需要多个mos多finger的面积,中间插入多条衬底,如图2所示,这样就会导致芯片的面积变大。


技术实现要素:

3.本实用新型所要解决的技术问题是,克服现有技术的缺点,提供一种用于集成电路的低漏端电容小尺寸环形mos场效应晶体管。
4.为了解决以上技术问题,本实用新型的技术方案如下:
5.一种用于集成电路的低漏端电容小尺寸环形mos场效应晶体管,包括,
6.衬底;
7.漏端,设置在所述衬底上,所述漏端的横截面为圆形;
8.源端,设置在所述衬底上,所述源端的横截面呈圆环状,且所述源端位于所述漏端外侧,所述源端横截面的内径大于所述漏端横截面的直径;
9.栅极,位于所述源端与所述漏端之间的间隙内;以及,
10.衬底接触端,设置在所述源端内,且与所述衬底连接。
11.作为本实用新型所述用于集成电路的低漏端电容小尺寸环形mos场效应晶体管的一种优选方案,其中:所述源端横截面的轴线与所述漏端横截面的轴线重合。
12.作为本实用新型所述用于集成电路的低漏端电容小尺寸环形mos场效应晶体管的一种优选方案,其中:所述栅极上连接有引出部分,所述引出部分伸至所述源端外。
13.本实用新型还提供了一种用作大功率的mos器件,包括若干个基于上述技术方案所述的用于集成电路的低漏端电容小尺寸环形mos场效应晶体管,
14.若干个所述mos场效应晶体管按照层叠式排布,包括位于中部的中部mos场效应晶体管以及依次层叠排布在所述中部mos场效应晶体管外的若干个边部mos场效应晶体管,
15.所述中部mos场效应晶体管的所述漏端的横截面为圆形,所述边部mos场效应晶体管的所述漏端的横截面均呈圆环状;
16.与所述中部mos场效应晶体管相邻的所述边部mos场效应晶体管的漏端位于所述中部mos场效应晶体管的源端外,且与所述中部mos场效应晶体管相邻的所述边部mos场效应晶体管的漏端横截面的内径大于位于所述中部mos场效应晶体管的源端横截面的外径,
17.与所述中部mos场效应晶体管相邻的所述边部mos场效应晶体管的漏端与所述中部mos场效应晶体管的源端之间设置有栅极;
18.相邻两个所述边部mos场效应晶体管中,外侧的所述中部mos场效应晶体管的漏端位于内侧的所述中部mos场效应晶体管的源端外,且外侧的所述边部mos场效应晶体管的漏端横截面的内径大于内侧的所述中部mos场效应晶体管的源端横截面的外径,
19.外侧的所述中部mos场效应晶体管的漏端与内侧的所述中部mos场效应晶体管的源端之间设置有栅极。
20.作为本实用新型所述用作大功率的mos器件的一种优选方案,其中:所述中部mos场效应晶体管中所述栅极通过所述引出部分与所有所述边部mos场效应晶体管中的所述栅极连接。
21.本实用新型的有益效果是:
22.(1)本实用新型将漏端设置在源端内,且漏端横截面设置为圆形,源端横截面设置为圆环状,漏端与源端之间的环形区域为栅极,并将衬底接触端设置在源端内,可以极大地减少mos器件的整体面积,也让mos器件各个点的背栅电阻变得更加均匀,同时,在保证mos器件的宽度和长度不变的情况下,可调节漏端与栅极的交叠面积,减少漏端的寄生电容,另外,环形结构的mos器件在每个方向导通阻抗都一样,可以使器件均匀导通,使电流均匀地从源极泄放到漏极。
23.(2)本实用新型在栅极上设置有一段引出部分,该引出部分伸至源端外,可将栅极引至外部后打孔接出去。
24.(3)本实用新型还将若干个环形mos器件依次层叠排布在同一衬底上,用作大功率的mos驱动管,不用另外添加衬底接触,极大地减少了芯片的面积。
附图说明
25.为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。
26.图1为传统的mos管的结构示意图;
27.图2为传统的mos管用作大功率mos驱动管的结构示意图;
28.图3为第一个实施例提供的用于集成电路的低漏端电容小尺寸环形mos场效应晶体管的结构示意图;
29.图4为图3中a-a的剖面示意图;
30.图5为第二个实施例提供的用于集成电路的低漏端电容小尺寸环形mos场效应晶体管的结构示意图;
31.图6为图5中b-b的剖面示意图;
32.图7为本实用新型提供的用作大功率的mos器件的结构示意图;
33.其中:1、衬底;2、漏端;3、源端;4、栅极;5、衬底接触端;6、引出部分;7、中部mos场效应晶体管;8、边部mos场效应晶体管。
具体实施方式
34.为使本实用新型的内容更容易被清楚地理解,下面根据具体实施方式并结合附图,对本实用新型作出进一步详细的说明。
35.实施例1:
36.本实施例提供了一种用于集成电路的低漏端电容小尺寸环形mos场效应晶体管,为nmos器件,包括p型衬底1,在p型衬底1上形成一个横截面为圆形的高掺杂n+区和一个横截面为圆环状的高掺杂n+区。横截面为圆形的高掺杂n+区为漏端2,横截面为圆环状的高掺杂n+区为源端3。在漏端2和源端3上引出的电极分别为漏极和源极。
37.其中,源端3位于漏端2的外侧,源端3横截面的轴线与漏端2横截面的轴线重合,且源端3横截面的内径大于漏端2横截面的直径,使漏端2与源端3之间形成圆环状的间隙。
38.在p型衬底1的表面覆盖一层二氧化硅作为绝缘层,并在绝缘层上覆盖一层金属或多晶硅,其上引出的电极为栅极4。在本实施例中,栅极4位于漏端2与源端3之间形成圆环状的间隙内,栅极4将漏端2与源端3分隔开。在栅极4上还设置有一段与栅极4连接的引出部分6,该引出部分6伸至源端3外。由于栅极4上不能打过孔,引出部分6将栅极4引至外部后打孔接出去。
39.在源端3内设置有衬底接触端5,该衬底接触端5与p型衬底1连接。在衬底接触端5上引出的电极为衬底1电极。
40.参见图1,为本实施例提供的用于集成电路的低漏端电容小尺寸环形mos场效应晶体管的结构示意图,中部的圆形区域为漏端2,外部的环形区域为源端3,在漏端2与源端3之间的环形区域为栅极4。衬底1接触端设置在源端3内。这样设置后极大地减少了mos器件的整体面积,也让mos器件各个点的背栅电阻变得更加均匀,同时,在保证mos器件的宽度和长度不变的情况下,可调节漏端2与栅极4的交叠面积,减少漏端2的寄生电容。另外,环形结构的mos器件在每个方向导通阻抗都一样,可以使器件均匀导通,使电流均匀地从源极泄放到漏极。
41.实施例2:
42.本实施例供了一种用于集成电路的低漏端电容小尺寸环形mos场效应晶体管,与实施例的不同之处在于:本实施例中mos器件为nmos器件,包括n型衬底1,在n型衬底1上形成一个横截面为圆形的高掺杂p+区和一个横截面为圆环状的高掺杂p+区。横截面为圆形的高掺杂p+区为漏端2,横截面为圆环状的高掺杂p+区为源端3。在n型衬底11的表面覆盖一层二氧化硅作为绝缘层,并在绝缘层上覆盖一层金属或多晶硅,其上引出的电极为栅极4。在本实施例中,栅极4位于漏端2与源端3之间的环状间隙内。
43.本实施例中未进行说明的部分与实施例1相同,在此不重复说明。
44.另外,本实用新型还提供了一种用作大功率的mos器件,包括若干个实施例1或实施例2提供的用于集成电路的低漏端电容小尺寸环形mos场效应晶体管。若干个环形mos场效应晶体管设置在同一衬底1上,且按层叠式排布。具体结构参见图7。
45.具体的,包括位于中部的中部mos场效应晶体管7以及依次层叠排布在中部mos场效应晶体管7外的若干个边部mos场效应晶体管8。
46.中部mos场效应晶体管7的漏端2的横截面为圆形,源端3的横截面为圆环状,源端3设置在漏端2外,栅极4设置在漏端2与源端3之间的环形区域内。
47.边部mos场效应晶体管8的所述漏端2的横截面均呈圆环状,源端3的横截面也为圆环状,源端3设置在漏端2外,栅极4设置在漏端2与源端3之间的环形区域内。
48.与中部mos场效应晶体管7相邻的边部mos场效应晶体管8的漏端2设置在中部mos场效应晶体管7的源端3外。该边部mos场效应晶体管8的漏端2横截面的内径大于中部mos场效应晶体管7的源端3横截面的外径。在该边部mos场效应晶体管8的漏端2与中部mos场效应晶体管7的源端3之间的环形区域内设置有栅极4。
49.相邻两个边部mos场效应晶体管8中,外侧的中部mos场效应晶体管7的漏端2位于内侧的中部mos场效应晶体管7的源端3外,且外侧的边部mos场效应晶体管8的漏端2横截面的内径大于内侧的中部mos场效应晶体管7的源端3横截面的外径。 外侧的中部mos场效应晶体管7的漏端2与内侧的中部mos场效应晶体管7的源端3之间设置有栅极4。
50.其中,中部mos场效应晶体管7的栅极4上设置有一段引出部分6,该引出部分6与所有边部mos场效应晶体管8的栅极4以及相邻两个mos场效应晶体管之间的栅极4连接。
51.将若干个环形mos器件依次层叠排布在同一衬底1上,用作大功率的mos驱动管,不用另外添加衬底1接触,极大地减少了芯片的面积。
52.除上述实施例外,本实用新型还可以有其他实施方式;凡采用等同替换或等效变换形成的技术方案,均落在本实用新型要求的保护范围。
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1