半导体装置的制作方法

1.本说明书涉及用于高压(hv)应用的封装半导体装置。
2.特别地，本文中描述的实施例可以涉及包括扁平无引线封装的封装半导体装置，扁平无引线封装诸如是方形扁平无引线(qfn)封装或双扁平无引线(dfn)封装。


背景技术：

3.用于半导体装置的常规扁平无引线封装包括金属引线框。名称“引线框”(或“引线框架”)目前用于(例如，参见美国专利商标局的uspc综合术语表)为以下项提供支撑的金属框架：一个或多个集成电路芯片或裸片(例如，提供所谓的“裸片焊盘”)以及(例如，经由印刷电路板pcb)将芯片或裸片中的(多个)集成电路互连到其他电气组件或接触部的电引线。
4.在扁平无引线封装中，这样的金属引线框因此可以包括一个或多个裸片焊盘、以及并入模制塑料(例如，树脂材料，诸如环氧树脂)中的多个扁平引线。(多个)裸片焊盘和扁平引线暴露在封装的背面侧(例如，底部侧)，以提供朝向印刷电路板的导电性和/或导热性。
5.功率转换器(例如，ac-dc或dc-dc功率转换器)可以使用半桥拓扑，其中mos场效应晶体管用于低压应用，并且绝缘栅双极晶体管(igbt)或碳化硅(sic)晶体管或氮化镓(gan)晶体管用于高压应用(例如，涉及高于200v的电压)。功率转换可以以使用相位波调制(pwm)模式的开关模式实现。
6.在现代功率转换器中，可能需要高开关频率以提高转换器的效率，但(栅极)驱动器集成电路与igbt/mosfet的控制(栅极)端子之间的寄生阻抗可能会为开关频率设置上限。因此，转换器的整体性能可能受益于将栅极驱动器电路物理地放置为靠近(例如，尽可能靠近)igbt/mosfet裸片以减少对应的寄生电感。因此，扁平无引线封装可以用于在多芯片(或多裸片)配置中封装包括栅极驱动器电路(或裸片)和mos/igbt/sic/gan晶体管电路(或裸片)的功率转换器(例如，ac-dc或dc-dc转换器)。
7.如本领域中常规的，mos/sic/gan/igbt晶体管的漏极端子或集电极端子可以被提供在硅背面上，使得其可以电连接至引线框的相应裸片焊盘。因此，在半桥的高侧晶体管和低侧晶体管之间提供电绝缘可能涉及当多芯片半导体装置安装在印刷电路板上时将多芯片封装中的对应裸片焊盘定位在一定距离(例如，安全距离)处，以匹配某些绝缘要求，例如，关于间隙距离和/或爬电距离。
8.如本领域中已知的，间隙距离可以定义为通过空气测量的两个导电部件之间的最短距离。间隙距离有助于防止由空气电离引起的电极之间的介电击穿。
9.如本领域中已知的，爬电距离可以定义为沿绝缘体的表面测量的、绝缘体上两个导电部分之间的最短路径。适当且足够的爬电距离可以防止跟踪(tracking)。跟踪是由于绝缘表面上或附近的放电而在绝缘材料的表面产生局部劣化的部分导电路径的过程。
10.应注意，由于裸片焊盘和引线在其处被暴露的、扁平无引线封装的背面侧(例如，底部侧)基本平坦，因此间隙距离和爬电距离在扁平无引线封装中可以基本相同。
11.例如，在48v电压处操作的功率qfn多芯片半桥转换器可能涉及裸片焊盘与(多个)接地焊盘或端子之间的0.65mm(1mm＝10-3
m)的间隙距离、以及不同裸片焊盘之间的1.05mm的间隙距离。类似地，在650v电压处操作的功率qfn多芯片半桥转换器(例如，用于工业应用)可能涉及不同裸片焊盘之间的2.1mm的间隙距离。在1200v电压处操作的功率qfn多芯片半桥转换器(例如，用于工业应用)可能涉及不同芯片焊盘之间的4mm的间隙距离。
12.因此，用于高压应用(例如，高压ac-dc或dc-dc转换器)的方形扁平无引线(例如，qfn)封装的尺寸可能会变大，导致了相关联的增加的成本、降低的电路板级的可靠性、以及导线上的增加的寄生电感。
13.因此，可能需要改进的用于高压半导体装置的扁平无引线封装。本领域需要有助于提供这样的改进的解决方案。


技术实现要素：

14.本公开的目的是提供一种半导体装置，以至少部分地解决现有技术中存在的受制于与封装半导体装置的暴露的焊盘的爬电和/或间隙相关的设计要求的问题。
15.在一个方面，本公开提供了一种半导体装置，包括：电绝缘基板，电绝缘基板具有第一表面和第二表面，第二表面与第一表面相对；至少一个半导体裸片，至少一个半导体裸片在至少一个相应的半导体裸片安装位置处被安装在电绝缘基板的第一表面；引线框的多个导电引线，多个导电引线围绕电绝缘基板被布置；多个导电结构，多个导电结构将至少一个半导体裸片耦合到多个导电引线中的被选择的引线；以及封装模制材料，封装模制材料被模制到被安装在电绝缘基板的第一表面处的至少一个半导体裸片上、引线框的多个导电引线上、以及多个导电结构上，以形成扁平无引线封装，使电绝缘基板的第二表面未被封装模制材料覆盖，并且使多个导电引线的底表面未被封装模制材料覆盖。
16.在一个实施例中，多个导电结构包括在电绝缘基板的第一表面上的第一导电图案，并且其中第一导电图案包括在至少一个半导体裸片安装位置处的至少一个裸片焊盘。
17.在一个实施例中，第一导电图案包括导电线，导电线将至少一个半导体裸片耦合到多个导电引线中的被选择的引线。
18.在一个实施例中，半导体装置包括多个半导体裸片，多个半导体裸片在相应的多个半导体裸片安装位置处被安装在电绝缘基板的第一表面处，其中第一导电图案包括导电线，导电线将多个半导体裸片中的至少一个半导体裸片耦合到多个半导体裸片中的至少另一个半导体裸片。
19.在一个实施例中，多个半导体裸片包括第一晶体管裸片、第二晶体管裸片、第一二极管裸片、第二二极管裸片、第一晶体管驱动电路裸片和第二晶体管驱动电路裸片；围绕基板被布置的多个导电引线包括控制信号引线的第一集合、控制信号引线的第二集合、正电压供电引线、负电压供电引线或参考电压供电引线、以及输出电压引线；电绝缘基板的第一表面上的导电图案中的导电线包括：第一导电线，将第一晶体管裸片的漏极端子或集电极端子耦合到第一二极管裸片的阴极端子；第二导电线，将第二晶体管裸片的漏极端子或集电极端子耦合到第二二极管裸片的阴极端子；导电线的第一子集，被配置为从电绝缘基板的外围朝向第一晶体管驱动电路裸片路由信号；以及导电线的第二子集，被配置为从电绝缘基板的外围朝向第二晶体管驱动电路裸片路由信号；以及其中多个导电结构还包括键合
线，键合线将多个导电引线中的被选择的引线耦合到导电线。
20.在一个实施例中，电绝缘基板包括陶瓷基板。
21.在一个实施例中，电绝缘基板包括一层或多层氧化物材料和氮化物材料。
22.在一个实施例中，电绝缘基板包括一层或多层氧化铝材料和氮化硅材料。
23.在一个实施例中，电绝缘基板的厚度在100μm至1.27mm的范围内。
24.在一个实施例中，半导体装置还包括在电绝缘基板的第二表面上的导电材料层，其中导电材料层未被封装模制材料覆盖。
25.在一个实施例中，在电绝缘基板的第二表面上的导电材料层包括在基板的第二表面上的第二导电图案。
26.在一个实施例中，第二导电图案的厚度在10μm至500μm的范围内。
27.在一个实施例中，在电绝缘基板的第二表面上的导电材料层包括引线框的裸片焊盘。
28.在一个实施例中，至少一个半导体裸片包括至少一个高压半导体裸片，并且其中电绝缘材料层提供至少一个高压半导体裸片的高压绝缘。
29.根据本公开的实施例的半导体装置的优点在于，可以不受制于与封装半导体装置的暴露的焊盘的爬电和/或间隙相关的设计要求，并且可以带来更小和/或更便宜的封装。
附图说明
30.现在将参考附图仅通过示例的方式描述一个或多个实施例，其中：
31.图1是封装在qfn封装中的半导体装置的背面侧(例如，底部侧)的平面图示例，
32.图2是根据本说明书的一个或多个实施例的功率转换电路的某些组件的简化电路框图示例，
33.图3是根据本说明书的一个或多个实施例的半导体装置的某些组件的前视图(例如，顶视图)示例，以及
34.图4a至图4e是根据本说明书的一个或多个实施例的制造半导体装置的方法的各个步骤的示例。
具体实施方式
35.本文中公开的实施例涉及半导体装置。
36.本文中公开的实施例涉及制造半导体装置的对应方法。
37.根据一个或多个实施例，一种半导体装置包括：基板，该基板具有第一表面和第二表面，第二表面与第一表面相对；至少一个半导体裸片，该至少一个半导体裸片被安装在基板的所述第一表面上；多个导电引线，围绕所述基板被布置；多个导电结构，将至少一个半导体裸片耦合到所述多个导电引线中的被选择的引线；以及封装模制材料，该封装模制材料被模制到被安装在基板的所述第一表面上的至少一个半导体裸片上、多个导电引线上和多个导电结构上，使所述基板的第二表面未被所述封装模制材料覆盖。基板可以包括电绝缘材料层。
38.因此，一个或多个实施例可以不受制于与封装半导体装置的暴露的焊盘的爬电和/或间隙相关的设计要求，并且可以带来更小和/或更便宜的封装。
39.在一个方面，本公开提供了一种制造封装半导体装置的方法，包括：提供至少一个裸半导体装置，至少一个裸半导体装置包括：电绝缘基板，其中电绝缘基板具有第一表面和第二表面，第二表面与第一表面相对；导电结构，导电结构被形成在电绝缘基板的第一表面处；以及至少一个半导体裸片，至少一个半导体裸片被安装在电绝缘基板的第一表面处；提供引线框，引线框包括至少一个导电引线集合，至少一个导电引线集合围绕至少一个相应半导体装置位置被布置；将至少一个裸半导体装置定位在引线框内的至少一个相应半导体装置位置处；将至少一个半导体裸片电耦合到导电结构和至少一个相应导电引线集合；以及将封装模制材料模制到至少一个裸半导体装置上，以形成扁平无引线封装，使电绝缘基板的第二表面未被封装模制材料覆盖，并且使多个导电引线的底表面未被封装模制材料覆盖。
40.在一个实施例中，将至少一个裸半导体装置定位在至少一个相应半导体装置位置处包括：在引线框的一侧附接粘合带；以及在引线框内的至少一个相应半导体装置位置处，将至少一个裸半导体装置附接到粘合带上。
41.在一个实施例中，引线框包括至少一个裸片焊盘，至少一个裸片焊盘被布置在至少一个相应半导体装置位置处，并且其中将至少一个裸半导体装置定位在至少一个相应半导体装置位置处包括：将至少一个裸半导体装置安装在引线框的至少一个裸片焊盘上。
42.在随后的描述中，说明了一个或多个具体细节，旨在提供对本描述的实施例的示例的深入理解。这些实施例可以在没有一个或多个具体细节的情况下，或者通过其他方法、组件、材料等获得。在其他情况下，未详细说明或描述已知的结构、材料或操作，从而不会模糊实施例的某些方面。
43.在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置、结构或特性包括在至少一个实施例中。因此，在本说明书的一个或多个位置处可能出现的短语(诸如“在实施例中”或“在一个实施例中”)并不一定指代一个且相同的实施例。此外，在一个或多个实施例中，可以以任何适当的方式组合特定的构象、结构或特性。
44.本文中所使用的标题/参考仅为方便起见而提供，因此不限定保护范围或实施例的范围。
45.为简单起见，在本文中所附的所有附图中，相同的部件或元素用相同的附图标记/数字表示。为简洁起见，将不再对每张图重复对应的描述。
46.可以以对示例性实施例的详细描述的介绍的方式首先参考图1。
47.图1是包括qfn封装的封装半导体装置10的背部侧(例如，底部侧)的平面图示例。具体地，半导体装置10可以包括用于功率转换的系统级封装(sip)，该系统级封装包括半桥栅极驱动器电路和以半桥配置布置的高压增强型gan晶体管。
48.如图1所例示的，半导体装置10可以包括方形qfn封装，例如，具有9x9mm的尺寸。半导体装置10可以包括引线框，该引线框包括裸片焊盘p1、p2、p3的集合和扁平引线l、l’的集合，扁平引线l、l’被包封在模制塑料mc中并暴露在封装半导体装置10的背部侧(例如，底部侧)。
49.仅以示例的方式，裸片焊盘p1可以电耦合到半导体装置10的接地端子或参考电压端子，裸片焊盘p2可以电耦合到半桥的低侧晶体管的源极端子或发射极端子(例如，半桥感
测端子)，并且裸片焊盘p3可以电耦合到半桥的高侧晶体管的源极端子或发射极端子(即，半桥布置的提供半导体装置10的输出电压的中间节点)。
50.仅以示例的方式，扁平引线l可以提供半导体装置10的一个或多个输入端子和/或输出端子(例如，包括模拟和数字的输入端子和/或输出端子两者，诸如用于自举电源电压的端子、逻辑电源电压、高侧驱动器逻辑输入、低侧驱动器逻辑输入等)。仍然以非限制性示例的方式，扁平引线l’可以提供被施加到半桥的高侧晶体管的漏极或集电极的高压电源。
51.半导体装置10可以作为高压功率转换器操作，也就是说，可以将数百伏(例如，650v)的电压施加到与半桥的高侧晶体管的漏极或集电极耦合的引线l’。因此，如图1所示，裸片焊盘p1和裸片焊盘p3之间的爬电距离d1、裸片焊盘p2和裸片焊盘p3之间的爬电距离d2、以及裸片焊盘p3和引线l’之间的爬电距离d3可能受制于某些设计要求，例如，等于或大于2.1mm。
52.应注意的是，裸片焊盘p1、p2、p3可以电耦合(例如，借助于布置在模制塑料mc内部的键合线)到引线l中的某些引线，使得即使没有通过裸片焊盘p1、p2、p3的导电性也可以实现半导体装置10到印刷电路板的电连接。
53.因此，本说明书的一个或多个实施例可以提供一种封装在扁平无引线封装中的半导体装置，其中裸片焊盘与被包封在模制塑料中的半导体裸片或芯片电绝缘。作为结果，裸片焊盘可以不受制于关于遵守爬电距离和/或间隙距离的设计约束。
54.例如，图2是可以应用一个或多个实施例的功率转换电路20的某些组件的简化电路框图示例。
55.如图2中所例示的，功率转换电路20可以包括半桥布置，该半桥布置包括高侧晶体管hst和低侧晶体管lst，例如绝缘栅双极晶体管(igbt)。高侧晶体管hst具有耦合在高压电源节点200a(例如，被配置为接收高压正电源v
pos
的节点)和输出节点200b(例如，被配置为提供半桥输出电压v
out
的节点)之间的电流路径。低侧晶体管lst具有耦合在输出节点200b和半桥感测节点200c(例如，被配置为接收高电压负电源或参考电源v
neg
的节点)之间的电流路径。
56.如图2中所例示的，功率转换电路20可以包括与高侧晶体管hst并联耦合的高侧二极管hsd、以及与低侧晶体管lst并联耦合的低侧二极管lsd。例如，高侧二极管hsd可以具有耦合到高侧晶体管hst的发射极端子或源极端子(例如，在输出节点200b处)的阳极端子、以及耦合到高侧晶体管hst的集电极端子或漏极端子(例如，在高压电源节点200a处)的阴极端子，并且低侧二极管lsd可以具有耦合到低侧晶体管lst的发射极端子或源极端子(例如，在半桥感测节点200c处)的阳极端子、以及耦合到低侧晶体管lst的集电极端子或漏极端子(例如，在输出节点200b处)的阴极端子。
57.如图2中所例示的，功率转换电路20可以包括：高侧驱动器电路202a，高侧驱动器电路202a被配置为在一个或多个输入节点204a处接收一个或多个高侧输入控制信号hs
in
并对应地驱动高侧晶体管hst的(栅极)控制端子；以及低侧驱动电路202b，低侧驱动电路202b被配置为在一个或多个输入节点204b处接收一个或多个低侧输入控制信号ls
in
并对应地驱动低侧晶体管lst的(栅极)控制端子。
58.在一个或多个实施例中，晶体管hsd、lsd、二极管hsd、lsd和驱动器电路202a、202b可以在(物理地)分开或不同的半导体芯片或裸片中实现，并且可以集成在如图3中例示的
多芯片半导体装置中，图3是图示根据一个或多个实施例的半导体装置30(例如，功率转换电路20)的各种组件的图。
59.仅以示例的方式，图3所示的半导体装置30可以集成在尺寸为17
×
20mm的矩形扁平无引线封装中。半导体装置30可以包括在稳态中在1200v的电压和40a的电流处操作的功率转换电路20。
60.在一个或多个实施例中，多芯片半导体装置30的芯片或裸片(例如，hst、lst、hsd、lsd、202a、202b)可以被提供在电绝缘基板300上。
61.如图3中所例示的，承载多个裸片的单个电绝缘基板300可以被提供在半导体装置30中。
62.备选地，多个电绝缘基板可以被提供在半导体装置30中，例如，多至针对半导体装置30中的每个裸片提供相应的电绝缘基板。
63.在一个或多个实施例中，(多个)电绝缘基板可以包括陶瓷基板。陶瓷材料可以包括例如氧化物和/或氮化物材料，诸如氧化铝(al2o3)和/或氮化硅(si3n4)。
64.在一个或多个实施例中，(多个)绝缘基板的厚度可以在100μm至1.27mm的范围内，例如约0.25mm。
65.在一个或多个实施例中，扁平无引线封装的引线框的(多个)常规金属裸片焊盘可以由(多个)电绝缘基板300代替，即金属引线框可以仅包括引线(例如，200a、200b、200c、204a、204b)。
66.备选地，扁平无引线封装的引线框可以包括至少一个金属裸片焊盘，并且(多个)电绝缘基板300可以附接在至少一金属裸片焊盘上。例如，至少一个金属裸片焊盘可以包括单个金属裸片焊盘(例如，中央裸片焊盘)或多个金属裸片焊盘，多至针对半导体装置30中的每个裸片的相应金属裸片焊盘，其中金属裸片焊盘中的每个金属裸片焊盘具有附接在其上的相应的电绝缘基板。
67.在图3中例示的一个或多个实施例中，(多个)电绝缘基板300可以具有被提供在其第一表面(例如，半导体裸片被布置在其上的上表面或顶表面)上的导电材料(例如，铜)的图案化层。这样的导电材料的图案化层可以包括(单独的)裸片附接区域和导电迹线，裸片附接区域被配置为承载半导体裸片(例如，hst、lst、hsd、lsd、202a、202b)，导电迹线被配置为在不同半导体裸片之间和/或在半导体裸片与引线框的引线之间路由电信号(例如，以实现电连接)。
68.例如，在一个或多个实施例中，在高侧晶体管hst和高侧二极管hsd下方延伸的连续金属区域302a可以在电绝缘基板300上图案化，从而提供用于将高侧晶体管hst的漏极或集电极电耦合到高侧二极管hsd的阴极而无需使用键合线的手段。此外，连续金属区域302a可以借助于键合线304a电耦合到引线200a以接收高压正电源v
pos
。
69.类似地，在一个或多个实施例中，在低侧晶体管lst和低侧二极管lsd下方延伸的连续金属区域302b可以在电绝缘基板300上图案化，从而提供用于将低侧晶体管lst的漏极或集电极电耦合到低侧二极管lsd的阴极而无需使用键合线的手段。此外，连续金属区302b可以借助于键合线304b电耦合至引线200b以提供半桥输出电压v
out
。
70.在一个或多个实施例中，被提供在(多个)电绝缘基板300的第一表面(例如，上表面或顶表面)上的导电材料的图案化层可以包括用于路由一个或多个信号的一个或多个迹
线。
71.例如，如图3所示，迹线306a的集合可以被配置为在输入引线和/或输出引线204a与高侧驱动器电路202a之间路由信号。特别地，迹线306a中的每个迹线可以包括(例如，经由键合线)键合到相应引线204a的第一端、以及(例如，经由键合线)键合到被提供在高侧驱动器电路202a上的相应键合焊盘的第二端。
72.类似地，如图3所示，迹线306b的集合可以被配置为在输入引线和/或输出引线204b与低侧驱动器电路202b之间路由信号。特别地，迹线306b中的每个迹线可以包括(例如，经由键合线)键合到相应引线204b的第一端、以及(例如，经由键合线)键合到被提供在低侧驱动器电路202b上的相应键合焊盘的第二端。
73.因此，一个或多个实施例可以促进在半导体装置的输入焊盘和/或输出焊盘与被包封在其中的半导体裸片之间提供电连接，只要引线和半导体裸片之间的直接线键合可以通过经由(多个)电绝缘基板300上的图案化迹线的布线来代替，这可以提供增加的设计灵活性和减少的寄生电感。
74.在一个或多个实施例中，(多个)电绝缘基板300可以具有被提供在(多个)电绝缘基板300的与第一表面相对的第二表面(例如，下表面或底表面)上的导电材料层(例如，铜层)。例如，被提供在第二表面处的导电材料层可以包括单个(大)焊盘或多个焊盘，焊盘被配置用于将封装半导体装置焊接到印刷电路板上。在一个或多个实施例中，这种导电材料层的厚度可以在10μm到500μm的范围内。
75.在一个或多个实施例中，导电材料的(多个)图案化层可以通过借助于诸如直接键合铜(dbc)或直接镀铜(dpc)的技术被提供在(多个)电绝缘基板300的第一表面(例如，上表面)和/或第二表面(例如，下表面)上。
76.因此，一个或多个实施例可以在扁平无引线(例如，qfn)封装中提供绝缘基板，以在半导体裸片和外部裸片焊盘之间提供电绝缘。绝缘基板可以完全嵌入模制塑料中，并且封装件可以包封各种高压裸片和驱动器。(多个)暴露的焊盘因此可以是电绝缘的，使得爬电/间隙规则可以仅适用于高压引脚，例如，提供到高压电源(例如，用于电动汽车中的高压电池)的连接的引脚200a、200c。
77.应当理解，对图2和图3中所示的特定多芯片布置的参考纯粹是作为非限制性示例，并且本实用新型可以应用于任何类型的多芯片半导体装置，其中暴露的裸片焊盘的电绝缘可以是有益的。
78.类似地，应当理解，在一个或多个实施例中，并非所有暴露的裸片焊盘都可以是电绝缘的。例如，一个或多个实施例可以包括电绝缘的暴露裸片焊盘和导电的暴露裸片焊盘两者。例如，可以通过借助于常规的qfn引线框布置来提供导电的暴露裸片焊盘。
79.一个或多个实施例可以涉及一种或多种制造如本文中所公开的半导体装置的方法。
80.例如，图4a至图4e是根据一个或多个实施例的方法的可能制造步骤的示例。
81.如图4a所示，该方法的一个步骤可以包括提供引线框lf。引线框lf可以包括多个半导体装置位置40。半导体装置位置40中的每个半导体装置位置可以被引线框的引线的相应集合包围，例如，在扁平无引线半导体装置的制造中，这样的引线按常规被布置在正方形或矩形区域的四个边上。与用于制造扁平无引线半导体装置的常规引线框相比，图4a中例
示的引线框lf在半导体装置位置40处可以不包括金属裸片焊盘。
82.根据封装尺寸和条带外形尺寸，引线框lf可以被设计为包括行和列的阵列。
83.如图4b中所例示的，该方法的另一步骤可以包括提供(例如，附接)粘合在引线框lf的第一侧(例如，底部侧或后侧)的粘合带a。粘合带a可以充当临时支撑基板，该临时支撑基板促进将半导体装置放置在半导体装置位置40处，如下文所公开的。
84.如图4c中所例示的，该方法的另一步骤可以包括提供其上具有导电层(例如，金属层)的绝缘基板s。导电层可以被图案化或成形以根据期望的图案提供导电焊盘和互连。例如，绝缘基板s可以是具有通过直接键合铜(dbc)图案化的焊盘和互连的陶瓷基板，例如“dbc母卡”。仅以示例的方式，绝缘基板s可以具有等于138x190mm的尺寸。因此，绝缘基板s可以被配置为容纳半导体裸片以提供半导体装置阵列。
85.如图4c中所例示的，该方法可以包括将半导体裸片(例如，高压组件，诸如高压晶体管、二极管和驱动器电路)(以本身已知的方式)附接在导电焊盘处。
86.如图4d中所例示的，该方法的另一步骤可以包括从绝缘基板s分割半导体装置。在分割之后，可以提供多个单独的绝缘基板300，其中每个绝缘基板300具有至少一个导电裸片焊盘400和在绝缘基板300上图案化的导电迹线402，以及附接在至少一个裸片焊盘404处的至少一个半导体裸片。如图4d所示的经分割的装置42在本说明书中也可以被称为“裸半导体装置”。
87.如图4e中所例示的，该方法的另一步骤可以包括在半导体装置位置40处将经分割的半导体装置42附接在粘合带a上。在这样的步骤中，粘合带a因此可以支撑引线框lf和具有附接在其上的半导体装置的绝缘基板300。
88.该方法还可以包括：将半导体装置键合到在绝缘基板s上提供的导电焊盘/迹线、和/或将半导体装置到引线框lf的相应引线(例如，经由线键合)，模制(例如，填充)模制塑料(例如，环氧树脂)以包封半导体装置和引线框，并且通过切割引线框来分割半导体装置以提供封装半导体装置。支撑粘合带a可以在包封步骤之后被移除。
89.如前所述，在本说明书的一个或多个实施例中，绝缘基板300可以被提供在引线框的其他常规的金属裸片焊盘上，即，绝缘基板300可以不替换引线框的金属裸片焊盘，而是除了引线框的金属裸片焊盘之外，还可以提供绝缘基板300。
90.因此，一个或多个实施例可以涉及一种制造半导体装置的方法，该方法依赖于使用常规的扁平无引线引线框，其包括由相应引线阵列包围的金属裸片焊盘阵列。该方法与制造扁平无引线封装半导体装置的常规方法的区别在于：该方法包括在所述金属裸片焊盘处附接具有附接在其上的(多个)半导体裸片的相应绝缘基板300。
91.因此，一个或多个实施例可以提供以下优点中的一个或多个优点：
92.通过促进裸片在封装件中的较近定位(例如，长度减少多达5倍)来减少(多个)栅极驱动器电路202a、202b与相应功率晶体管hst、lst之间的电连接的长度，从而减少(多个)寄生电感和/或连接之间的串扰；
93.借助于所插入的模制塑料mc在封装件内的高侧组件和低侧组件之间提供电绝缘(例如，相比于4mm的爬电距离，具有0.5mm的绝缘距离)；
94.消除与半导体裸片和环境之间的热阻相关的pcb设计约束；
95.提供改进的热性能(例如，由于pcb中没有单独的焊盘和大量的热通孔导致的半导
体裸片和环境之间的较低热阻)；以及
96.避免对封装件外形的修改(例如，提供保持符合jedec标准的可能性)。
97.如本文中所例示的，半导体装置(例如，30)可以包括：基板(例如，300)，该基板具有第一表面和第二表面，第二表面与第一表面相对；至少一个半导体裸片(例如，hst、lst、hsd、lsd、202a、202b)，该至少一个半导体裸片在至少一个相应的半导体裸片安装位置处被安装在基板的所述第一表面处；多个导电引线(例如，200a、200b、200c、204a、204b)，多个导电引线围绕所述基板被布置；多个导电结构(例如，304a、304b、306a、306b)，将至少一个半导体裸片耦合到所述多个导电引线中的被选择的引线；以及封装模制材料(例如，mc)，该封装模制材料被模制到被安装在基板的所述第一表面处的至少一个半导体裸片上、多个导电引线上和多个导电结构上，使所述基板的第二表面未被所述封装模制材料覆盖(例如，暴露在所述封装模制材料的外面)。
98.如本文中所例示的，所述基板可以包括电绝缘材料层。
99.如本文中所例示的，所述多个导电结构可以包括在基板的所述第一表面上的第一导电图案(例如，图案化金属层，可选地包括铜层)。第一导电图案可以包括：在所述至少一个半导体裸片安装位置处的至少一个裸片焊盘；和/或导电线，该导电线将至少一个半导体裸片耦合到所述多个导电引线中的被选择的引线。
100.如本文中所例示的，装置可以包括多个半导体裸片，多个半导体裸片在相应的多个半导体裸片安装位置处被安装在基板的所述第一表面处，并且导电图案可以包括导电线，导电线将所述多个半导体裸片中的至少一个半导体裸片耦合到所述多个半导体裸片中的至少另一个半导体裸片。
101.如本文中所例示的，所述多个半导体裸片可以包括：第一晶体管裸片(例如，hst)、第二晶体管裸片(例如，lst)、第一二极管裸片(例如，hsd)、第二二极管裸片(例如，lsd)、第一晶体管驱动电路裸片(例如，202a)和第二晶体管驱动电路裸片(例如，202b)。围绕所述基板布置的多个导电引线可以包括：控制信号引线(例如，204a)的第一集合、控制信号引线(例如，204b)的第二集合、正电压供电引线(例如，200a)、负电压供电引线或参考电压供电引线(例如，200c)和输出电压引线(例如，200b)。基板的所述第一表面上的所述导电图案中的导电线可以包括：第一导电线(例如，302a)，将第一晶体管裸片的漏极端子或集电极端子耦合到第一二极管的阴极端子；第二导电线(例如，302b)，将第二晶体管裸片的漏极端子或集电极端子耦合到第二二极管裸片的阴极端子；导电线(例如，306a)的第一子集，被配置为从基板的外围朝向第一晶体管驱动电路裸片路由信号；以及导电线(例如，306b)的第二子集，被配置为从基板的外围朝向第二晶体管驱动电路裸片路由信号。多个导电结构还可以包括键合线，键合线将所述多个导电引线中的被选择的引线耦合到所述导电线。
102.如本文中所例示的，所述电绝缘材料层可以包括陶瓷材料，可选地氧化物材料和/或氮化物材料，可选地氧化铝和/或氮化硅。
103.如本文中所例示的，所述电绝缘材料层的厚度可以在100μm至1.27mm的范围内，可选地等于0.25mm。
104.如本文中所例示的，所述基板可以包括导电材料层(例如，金属材料层，可选地铜层)，导电材料层被暴露于所述封装模制材料的外表面(例如，被配置为提供用于将半导体装置焊接到印刷电路板的焊接焊盘)。
105.如本文中所例示的，被暴露于所述封装模制材料的外表面的所述导电材料层可以包括：在基板的所述第二表面上的第二导电图案(例如，金属层，可选地包括铜层)。以示例的方式，第二导电图案的厚度可以在几微米(例如，10μm)至厚铜(例如，500μm)的范围内。
106.如本文中所例示的，暴露于所述封装模制材料的外表面的所述导电材料层可以包括：被提供在装置中的引线框的裸片焊盘。
107.如本文中所例示的，装置可以包括扁平无引线封装，可选地方形扁平无引线封装。
108.如本文中所例示的，所述至少一个半导体裸片可以包括：至少一个高压半导体裸片，并且所述基板可以包括电绝缘材料层，电绝缘材料层被配置为提供所述至少一个高压半导体裸片的高压绝缘。
109.如本文中所例示的，制造封装半导体装置的方法可以包括：提供至少一个裸半导体装置(例如，42)，其中至少一个裸半导体装置包括：基板，该基板包括电绝缘材料层，该基板具有第一表面和第二表面，第二表面与第一表面相对；导电结构，导电结构被形成在基板的所述第一表面处；以及至少一个半导体裸片，至少一个半导体裸片被安装在基板的所述第一表面处；提供引线框(例如，lf)，引线框包括围绕至少一个相应半导体装置位置(例如，40)布置的至少一个导电引线集合；将所述至少一个裸半导体装置定位在所述引线框内的所述至少一个相应半导体装置位置处；将所述至少一个半导体裸片电耦合(例如，线键合)到所述导电结构和/或所述至少一个相应导电引线集合；以及将封装模制材料模制到所述至少一个裸半导体装置上，使所述基板的所述第二表面未被所述封装模制材料覆盖(例如，暴露在所述封装模制材料的外面)。
110.如本文中所例示的，将所述至少一个裸半导体装置定位在所述至少一个相应半导体装置位置处可以包括：在所述引线框的一侧附接粘合带(例如，a)，并且在所述引线框内的所述至少一个相应半导体装置位置处，将所述至少一个裸半导体装置附接到所述粘合带上。
111.如本文中所例示的，所述引线框可以包括至少一个裸片焊盘，至少一个裸片焊盘被布置在所述至少一个相应半导体装置位置处，并且将所述至少一个裸半导体装置定位在所述至少一个相应半导体装置位置处可以包括：将所述至少一个裸半导体装置安装在引线框的所述至少一个裸片焊盘上。
112.在不损害基本原理的情况下，可以相对于已经仅以示例的方式描述的内容变化细节和实施例，甚至显著地变化细节和实施例，而不脱离保护范围。
113.权利要求是本文中提供的关于实施例的技术教导的组成部分。
114.保护范围由所附权利要求确定。