显示元件叠置减少的具有导电图案的显示装置的制作方法

显示元件叠置减少的具有导电图案的显示装置
1.本技术是申请日为2017年08月08日、申请号为201710671214.5的发明专利申请“显示元件叠置减少的具有导电图案的显示装置”的分案申请。
技术领域
2.本发明的实施例涉及一种显示装置，更具体地，涉及一种显示元件叠置减少的具有导电图案的显示装置。


背景技术：

3.显示装置包括均包含显示元件的多个像素。在多个像素中的每个像素中，布置布线以及连接到该布线以驱动显示装置的至少一个晶体管。
4.晶体管电连接到显示元件，并且晶体管可通过使用从布线施加的信号驱动显示元件。
5.这些布线中的至少一些布线可与负责显示图像的显示元件叠置。尽管布线可设置在显示元件后面，但是设置在显示元件后面的布线可在显示元件下方形成台阶差异。台阶差异导致显示元件的表面非均匀性。显示元件的表面非均匀性可根据显示装置的视角产生白角依赖(wad)。


技术实现要素：

6.显示装置包括包含像素区域和外围区域的基底。多个像素设置在基底的像素区域中。所述多个像素中的每个像素包括发光元件。数据线和扫描线连接到所述多个像素中的每个像素。电力线被配置为将电力供应到所述多个像素。电力线包括多条第一导电线和与所述多条第一导电线相交的多条第二导电线。所述多条第二导电线布置在所述多个像素的相邻的发光元件之间的区域中。所述多条第二导电线中的至少一些第二导电线在与数据线或扫描线的延伸方向倾斜的方向上延伸。
7.显示装置包括具有像素区域和外围区域的基底。多个像素设置在基底的像素区域中，并且所述多个像素中的每个像素包括至少一个晶体管和连接到晶体管的发光元件。数据线和扫描线连接到所述多个像素。电力线被配置为将电力供应到所述多个像素。晶体管包括设置在基底上的有源图案以及连接到有源图案的源电极和漏电极。栅电极设置在有源图案上，栅极绝缘层置于栅电极与有源图案之间。层间绝缘层覆盖栅电极并包括顺序地层叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层。电力线包括第一导电层和第二导电层，第一导电层平行于数据线延伸并设置在第二层间绝缘层上，第二导电层设置在第三层间绝缘层上并通过穿过第三层间绝缘层的接触孔连接到第一导电层。第二导电层包括第一导电线和第二导电线，第一导电线在第一方向上延伸，第二导电线与第一导电线相交并布置在所述多个像素的相邻的发光元件之间的区域中。第二导电线中的至少一条第二导电线在与数据线或扫描线的延伸方向倾斜的方向上延伸。
8.显示装置包括具有像素区域和外围区域的基底。多个像素设置在基底的像素区域
中，所述多个像素中的每个像素包括发光元件。数据线和扫描线连接到所述多个像素。第一电力线电连接到所述多个像素的发光元件的第一电极。第二电力线连接到所述多个像素的发光元件的第二电极。第一电力线包括第一导电线和第二导电线，第一导电线在一个方向上延伸，第二导电线与第一导电线交叉并设置在所述多个像素的相邻的发光元件之间的区域中。第二导电线中的至少一条第二导电线在与数据线或扫描线的延伸方向倾斜的方向上延伸。
附图说明
9.现在将在下文中参照附图更充分地描述本发明的示例实施例；然而，实施例可以以不同的形式实施并且不应该被理解为限制于在此所阐述的实施例。相反，提供这些实施例，使得本公开将是彻底的和完整的，并且将把示例实施例的范围充分地传达给本领域技术人员。
10.在附图中，为了示出的清楚性，可以夸大尺寸。将理解的是，当元件被称为“在”两个元件“之间”时，所述元件可以是在这两个元件之间的唯一元件，或者还可以存在一个或更多个中间元件。同样的附图标记可贯穿说明书和附图指示同样的元件。
11.图1是示出根据本发明的示例性实施例的显示装置的平面图；
12.图2是示出根据本发明的示例性实施例的像素和驱动器的框图；
13.图3是示出图2的像素的实施例的等效电路图；
14.图4是具体地示出图3的像素的平面图；
15.图5是沿图4的线i-i’截取的剖视图；
16.图6是沿图4的线ii-ii’截取的剖视图；
17.图7是示出图2至图6的有源图案的平面图；
18.图8是示出图2至图6的扫描线、发射控制线和存储电容器的下电极的平面图；
19.图9是示出图2至图6的初始化电力线和存储电容器的上电极的平面图；
20.图10是示出图2至图6的数据线、连接线、辅助连接线、第一桥图案和电力线的第一导电层的平面图；
21.图11是示出图2至图6的第二桥图案和电力线的第二导电层的平面图；
22.图12是示出图2至图6的有机发光二极管(oled)的平面图；
23.图13是示出图11和图12的第二桥图案、电力线的第二导电层和oled的平面图；
24.图14是示出根据本发明的示例性实施例的显示装置的第二电力线、第二桥图案和oled的平面图；
25.图15是示出根据本发明的示例性实施例的显示装置的第二电力线、第二桥图案和oled的平面图；以及
26.图16是示出根据本发明的示例性实施例的显示装置的第二电力线、第二桥图案和oled的平面图。
具体实施方式
27.可不同地修改本发明，并且本发明可具有各种实施例，将在附图中示出并且详细地描述其具体的示例。然而，将理解的是，本发明不限于具体公开的形式，而是包括在不脱
离本发明的范围和精神的情况下的所有的修改、等价物和替换。
28.在描述图中，同样的标记可指示同样的元件。在附图中，为了使本发明清楚，可以夸大结构的尺寸。尽管诸如“第一”、“第二”等的术语可用于描述各种组件，但这样的组件不应被理解为限制于上述术语。上述术语用于将一个组件与另一组件区分开。
29.将理解的是，当诸如层、膜、区域或基底的元件被称作“在”另一元件“上”时，该元件可直接在另一元件上，或者还可以存在中间元件。
30.在下文中，将参照附图更详细地描述本发明的实施例。
31.图1是示出根据本发明的示例性实施例的显示装置的平面图。
32.参照图1，显示装置可包括：基底sub；像素pxl，设置在基底sub上；驱动器，设置在基底sub上以驱动像素pxl；布线单元，用于连接像素pxl和驱动器。
33.基底sub可包括像素区域pxa和外围区域ppa。在像素区域pxa中，设置有显示图像的像素pxl。将稍后描述像素pxl。在外围区域ppa中，不设置有像素pxl。因此，在外围区域ppa上不显示图像。在外围区域ppa中，可设置有用于驱动像素pxl的驱动器以及用于连接像素pxl和驱动器的一部分布线。外围区域ppa可对应于最终显示装置中的边框。边框的宽度可根据外围区域ppa的宽度确定。
34.像素区域pxa可具有各种形状。例如，像素区域pxa可以是诸如正方形或矩形的闭合的多边形、圆形或椭圆形、半圆形或者半椭圆形。像素区域pxa可以是具有直边和/或弯曲边的边的任何闭合的形状。当像素区域pxa包括多个区域时，多个区域中的每个区域也可以是诸如正方形或矩形的闭合的多边形、圆形或椭圆形、半圆形或半椭圆形，或者包括直边和/或弯曲边的任何其它闭合的形状。另外，多个区域的面积可以彼此相等或者彼此不同。
35.根据这个方法，像素区域pxa被示出为包括直边的矩形区域。
36.外围区域ppa可设置在像素区域pxa的至少一侧。根据本发明的示例性实施例，外围区域ppa可围绕像素区域pxa。根据本发明的示例性实施例，外围区域ppa可包括沿宽度方向延伸的水平单元和沿长度方向延伸的竖直单元。在外围区域ppa中可存在在宽度方向上彼此分开的两个竖直单元。
37.像素pxl可设置在形成在基底sub上的像素区域pxa中。多个像素pxl中的每个可以是显示图像的最小单元。像素pxl可包括发射白色光成分和/或彩色光成分的有机发光二极管(oled)。像素pxl中的每个可发射红光、绿光或蓝光。然而，本发明不限于此。例如，像素pxl可发射蓝绿色光、品红色光、黄色光或白色光。
38.多个像素pxl可以以具有行和列的矩阵形式布置，所述行在第一方向dr1上延伸，所述列在与第一方向交叉的第二方向dr2上延伸。然而，像素pxl的布置不限于此。可以以各种形式布置像素pxl。例如，像素pxl中的一些像素可被布置为使得第一方向dr1是行方向。然而，像素pxl中的其它像素可布置为使得不是第一方向dr1的方向(例如行方向)可以是与第一方向dr1倾斜的方向，并且列方向可以是与行方向相交的方向。这里，列方向可倾斜于第一方向dr1和第二方向dr2两者。
39.驱动器通过布线单元将信号提供到像素pxl，以驱动像素pxl。在图1中，为了便于解释，不示出布线单元。稍后将描述布线单元。
40.驱动器可包括：扫描驱动器sdv，用于通过扫描线将扫描信号提供到像素pxl；发射驱动器edv，用于通过发射控制线将发射控制信号提供到像素pxl；数据驱动器ddv，用于通
过数据线将数据信号提供到像素pxl；时序控制器。时序控制器可控制扫描驱动器sdv、发射驱动器edv和数据驱动器ddv。
41.扫描驱动器sdv可布置在外围区域ppa的竖直单元中。由于外围区域ppa的竖直单元形成在像素区域pxa的宽度方向上彼此分开的一对，因此扫描驱动器sdv可布置在外围区域ppa的至少一个竖直单元中。扫描驱动器sdv可沿外围区域ppa的长度方向延伸。
42.根据本发明的示例性实施例，扫描驱动器sdv可直接安装在基底sub上。当扫描驱动器sdv直接安装在基底sub上时，扫描驱动器sdv可在形成像素pxl的工艺中形成。然而，扫描驱动器sdv的位置以及形成扫描驱动器sdv的方法不限于此。在玻璃覆晶(cog)方法中，扫描驱动器sdv可在形成在单独的芯片中，并且可设置在基底sub上。另外，扫描驱动器sdv可安装在印刷电路板(pcb)上，以通过连接构件连接到基底sub。
43.与扫描驱动器sdv相似，发射驱动器edv也可布置在外围区域ppa的竖直单元中。发射驱动器edv可布置在外围区域ppa的竖直单元的至少一侧上。发射驱动器edv可在外围区域ppa长度方向上延伸。
44.根据本发明的示例性实施例，发射驱动器edv可直接安装在基底sub上。当发射驱动器edv直接安装在基底sub上时，发射驱动器edv可在形成像素pxl的工艺期间形成。然而，发射驱动器edv的位置以及形成发射驱动器edv的方法不限于此。在cog方法中，发射驱动器edv可形成在单独的芯片中，并可设置在基底sub上。另外，发射驱动器edv可安装在pcb上，以通过连接构件连接到基底sub。
45.根据本发明的示例性实施例，扫描驱动器sdv和发射驱动器edv被示出为彼此相邻并形成在外围区域ppa的所述一对竖直单元的一侧处。然而，本发明不限于此。可根据各种构造来布置扫描驱动器sdv和发射驱动器edv。例如，扫描驱动器sdv可设置在外围区域ppa的竖直单元的一侧处，并且发射驱动器edv可设置在外围区域ppa的竖直单元的另一侧处。可选择地，扫描驱动器sdv可设置在外围区域ppa的两个竖直单元处，并且发射驱动器edv可设置在外围区域ppa的竖直单元的仅一侧处。
46.数据驱动器ddv可布置在外围区域ppa中。例如，数据驱动器ddv可布置在外围区域ppa的水平单元中。数据驱动器ddv可在外围区域ppa的宽度方向上延伸。
47.根据本发明的示例性实施例，可根据需求改变扫描驱动器sdv、发射驱动器edv和/或数据驱动器ddv的位置。
48.时序控制器可通过各种方法经由布线连接到扫描驱动器sdv、发射驱动器edv和数据驱动器ddv。时序控制器的位置不限于示出的构造。例如，时序控制器安装在pcb上并可通过pcb连接到扫描驱动器sdv、发射驱动器edv和数据驱动器ddv，pcb可布置在各种位置中，例如，布置在基底sub的一侧处或者基底sub的后表面上。
49.图2是示出根据本发明的示例性实施例的像素和驱动器的框图。
50.参照图2，显示装置可包括像素pxl、驱动器和布线单元。
51.可设置有多个像素pxl。驱动器可包括扫描驱动器sdv、发射驱动器edv、数据驱动器ddv和时序控制器tc。在图2中，扫描驱动器sdv、发射驱动器edv、数据驱动器ddv和时序控制器tc的位置以示例性样式设定。根据本发明的示例性实施例的显示装置可以交替地以其它方式实施。例如，扫描驱动器sdv、发射驱动器edv、数据驱动器ddv和时序控制器tc可布置在显示装置中的其它位置中。
52.布线单元将信号从驱动器提供到像素pxl，并可包括扫描线、数据线、发射控制线、电力线pl和第一初始化电力线vint1。扫描线包括多条扫描线s1至sn，发射控制线可包括多条发射控制线e1至en。数据线d1至dm和电力线pl可连接到像素pxl。
53.像素pxl可布置在像素区域pxa中。像素pxl可连接到扫描线s1至sn、发射控制线e1至en、数据线d1至dm以及电力线pl。当从扫描线s1至sn供应扫描信号时，像素pxl可从数据线d1至dm接收数据信号。
54.另外，像素pxl可从外部源接收第一电力elvdd、第二电力elvss和初始化电力vint。这里，可通过电力线pl施加第一电力elvdd。
55.像素pxl中的每个可包括驱动晶体管和oled。响应于数据信号，驱动晶体管可控制从第一电力elvdd经由oled流到第二电力elvss的电流的量。例如，在供应数据信号之前，驱动晶体管的栅电极可被初始化电力vint的电压初始化。为了这个目的，初始化电力vint可设定为具有比数据信号低的电压。
56.响应于从时序控制器tc供应的第一栅极控制信号gcs1，扫描驱动器sdv可将扫描信号供应到扫描线s1至sn。例如，扫描驱动器sdv可将扫描信号顺序地供应到扫描线s1至sn。当扫描信号被顺序地供应到扫描线s1至sn时，可以以水平线为单元顺序地选择像素pxl。
57.响应于从时序控制器tc供应的第二栅极控制信号gcs2，发射驱动器edv可将发射控制信号供应到发射控制线e1至en。例如，发射驱动器edv可将发射控制信号顺序地供应到发射控制线e1至en。
58.这里，发射控制信号可被设定为具有比扫描信号大的宽度。例如，供应到第i(其中，i是正整数)发射控制线ei的发射控制信号可与供应到第(i-1)扫描线si-1的扫描信号和供应到第i扫描线si的扫描信号在至少部分时间段内重叠。
59.另外，发射控制信号设定为具有栅极截止电压(例如，相对高电压)，使得可使包括在像素pxl中的晶体管截止。扫描信号可设定为具有栅极导通电压(例如，相对低电压)，使得可使包括在像素pxl中的晶体管导通。
60.响应于数据控制信号dcs，数据驱动器ddv可将数据信号供应到数据线d1至dm。供应到数据线d1至dm的数据信号可被供应到由扫描信号选择的像素pxl。
61.时序控制器tc将基于从外部供应的时序信号产生的栅极控制信号gcs1和gcs2供应到扫描驱动器sdv和发射驱动器edv，并可将数据控制信号dcs供应到数据驱动器ddv。
62.启动脉冲和时钟信号可包括在栅极控制信号gcs1和gcs2中的每个中。启动脉冲可控制第一扫描信号或第一发射控制信号的时序。时钟信号可用于移位启动脉冲。
63.源启动脉冲和时钟信号可包括在数据控制信号dcs中。源启动脉冲可控制数据的时间的采样起点。时钟信号可用于控制采样操作。
64.图3是示出图2的像素的示例性实施例的等效电路图。在图3中，为了方便起见，示出了连接到第j数据线dj和第i第一扫描线s1i的像素。
65.参照图2和图3，像素pxl可包括oled“oled”、第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7和存储电容器cst。
66.oled“oled”的阳极经由第六晶体管t6连接到第一晶体管t1，并且其阴极可连接到第二电力elvss。响应于从第一晶体管t1供应的电流的量，oled“oled”可产生具有预定亮度
的光。
67.第一电力elvdd可被设定为具有比第二电力elvss高的电压，使得电流可流向oled“oled”。
68.第七晶体管t7可连接在初始化电力vint与oled“oled”的阳极之间。第七晶体管t7的栅电极可连接到第i第一扫描线s1i。第七晶体管t7在扫描信号供应到第i第一扫描线s1i时导通，并可将初始化电力vint的电压供应到oled“oled”的阳极。这里，初始化电力vint可设定为具有比数据信号低的电压。
69.第六晶体管t6可连接在第一晶体管t1与oled“oled”之间。第六晶体管t6的栅电极可连接到第i发射控制线ei。第六晶体管t6在发射控制信号供应到第i发射控制线ei时截止，并可在其它情况下导通。
70.第五晶体管t5可连接在第一电力elvdd与第一晶体管t1之间。第五晶体管t5的栅电极可连接到第i发射控制线ei。第五晶体管t5在发射控制信号供应到第i发射控制线ei时截止，并可在其它情况下导通。
71.第一晶体管t1(例如，驱动晶体管)的第一电极经由第五晶体管t5连接到第一电力elvdd，并且其第二电极可经由第六晶体管t6连接到oled“oled”的阳极。第一晶体管t1的栅电极可连接到第一节点n1。响应于第一节点n1的电压，第一晶体管t1可控制从第一电力elvdd经由oled“oled”流到第二电力elvss的电流的量。例如，第一电力elvdd可通过第一晶体管t1电连接到oled“oled”的阳极。
72.第三晶体管t3可连接在第一晶体管t1的第二电极与第一节点n1之间。第三晶体管t3的栅电极可连接到第i第一扫描线s1i。第三晶体管t3在扫描信号供应到第i第一扫描线s1i时导通，并可电连接第一晶体管t1的第二电极和第一节点n1。因此，当第三晶体管t3导通时，第一晶体管t1可以是二极管连接的。
73.第四晶体管t4可连接在第一节点n1与初始化电力vint之间。第四晶体管t4的栅电极可连接到第i-1第一扫描线s1i-1。第四晶体管t4在扫描信号供应到第i-1第一扫描线s1i-1时导通，并可将初始化电力vint的电压供应到第一节点n1。
74.第二晶体管t2可连接在第j数据线dj与第一晶体管t1的第一电极之间。第二晶体管t2的栅电极可连接到第i第一扫描线s1i。第二晶体管t2在扫描信号供应到第i第一扫描线s1i时导通，并可电连接第j数据线dj和第一晶体管t1的第一电极。
75.存储电容器cst可连接在第一电力elvdd与第一节点n1之间。存储电容器cst可存储与第一晶体管t1的阈值电压对应的电压和数据信号。
76.根据本发明的示例性实施例，扫描线和发射控制线的延伸方向可变化。例如，替代扫描线和发射控制线在作为宽度方向的第一方向dr1上延伸，扫描线和发射控制线可在作为长度方向的第二方向dr2上延伸。
77.图4是具体地示出图3的像素的平面图。图5是沿图4的线i-i’截取的剖视图。图6是沿图4的线ii-ii’截取的剖视图。
78.在图4至图6中，基于布置在像素区域pxa中的第i行、第j列的像素pxl，示出了连接到像素pxl的两条扫描线si-1和si、发射控制线ei、电力线pl和数据线dj。在图4至图6中，为了方便起见，第i-1行中的扫描线被称为“第i-1扫描线si-1”，第i行中的扫描线被称为“第i扫描线si”，第i行中的发射控制线被称为“发射控制线ei”，第j列中的数据线被称为“数据
线dj”，第j电力线被称为“电力线pl”。
79.参照图2至图6，显示装置可包括基底sub、布线单元和像素pxl。
80.基底sub包括透明绝缘材料，并可透射光。基底sub可以是刚性基底。例如，基底sub可以是玻璃基底、石英基底、玻璃陶瓷基底或结晶玻璃基底。
81.另外，基底sub可以是柔性基底。这里，基底sub可以是包括高分子有机材料的塑料基底或者膜基底。例如，基底sub可包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和/或丙酸纤维素乙酸酯。形成基底sub的材料可以改变并可包括纤维增强塑料(frp)。
82.布线单元将信号提供到像素pxl，并可包括扫描线si-1和si、数据线dj、发射控制线ei、电力线pl和初始化电力线ipl。
83.扫描线si-1和si可在第一方向dr1上延伸。扫描线si-1和si可包括沿第二方向dr2顺序地布置的第i-1扫描线si-1和第i扫描线si。扫描线si-1和si可接收扫描信号。例如，第i-1扫描线si-1可接收第i-1扫描信号。在第i-1扫描线si-1上，第i行中的像素pxl可被第i-1扫描信号初始化。第i扫描线si可接收第i扫描信号。第i扫描线si分开，并可连接到不同的晶体管。
84.发射控制线ei可在第一方向dr1上延伸。发射控制线ei布置在分开的第i扫描线si之间，以与第i扫描线si分开。发射控制线ei可接收发射控制信号。
85.数据线dj可在第二方向dr2上延伸。数据线dj可接收数据信号。
86.电力线pl可在第二方向dr2上延伸。电力线pl可布置为与数据线dj分开。电力线pl可接收第一电力(参照图2和图3的elvdd)。
87.初始化电力线ipl可在第一方向dr1上延伸。初始化电力线ipl可设置在第i行的像素pxl与第i+1行的像素pxl之间。初始化电力线ipl可接收初始化电力vint。
88.像素pxl中的每个可包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、存储电容器cst和oled“oled”。
89.第一晶体管t1可包括第一栅电极ge1、第一有源图案act1、第一源电极se1、第一漏电极de1和连接线cnl。
90.第一栅电极ge1可连接到第三晶体管t3的第三漏电极de3和第四晶体管t4的第四漏电极de4。连接线cnl可连接第一栅电极ge1、第三漏电极de3和第四漏电极de4。连接线cnl的一端通过第一接触孔ch1连接到第一栅电极ge1，连接线cnl的另一端可通过第二接触孔ch2连接到第三漏电极de3和第四漏电极de4。
91.根据本发明的示例性实施例，第一有源图案act1、第一源电极se1和第一漏电极de1可均由不掺杂有杂质或者掺杂有杂质的半导体层形成。例如，第一源电极se1和第一漏电极de1由掺杂有杂质的半导体层形成，第一有源图案act1可由不掺杂有杂质的半导体层形成。
92.第一有源图案act1可以是条状的，可沿预定的方向延伸，并可沿第一有源图案act1延伸所沿的长度方向弯曲多次。第一有源图案act1可与第一栅电极ge1叠置，如从平面看到的。由于第一有源图案act1纵向地延伸，因此第一晶体管t1的沟道区也可纵向地延伸。因此，可增大施加到第一晶体管t1的栅极电压的驱动范围。因此，可精密地控制由oled“oled”发射的光的灰度。
93.第一源电极se1可连接到第一有源图案act1的一端。第一源电极se1可连接到第二晶体管t2的第二漏电极de2和第五晶体管t5的第五漏电极de5。第一漏电极de1可连接到第一有源图案act1的另一端。第一漏电极de1可连接到第三晶体管t3的第三源电极se3和第六晶体管t6的第六源电极se6。
94.第二晶体管t2可包括第二栅电极ge2、第二有源图案act2、第二源电极se2和第二漏电极de2。
95.第二栅电极ge2可连接到第i扫描线si。第二栅电极ge2设置为第i扫描线si的一部分或者可设置为从第i扫描线si突出。根据本发明的示例性实施例，第二有源图案act2、第二源电极se2和第二漏电极de2可均由不掺杂有杂质或掺杂有杂质的半导体层形成。例如，第二源电极se2和第二漏电极de2由掺杂有杂质的半导体层形成，第二有源图案act2可由不掺杂有杂质的半导体层形成。第二有源图案act2可与第二栅电极ge2叠置。第二源电极se2的一端可连接到第二有源图案act2。第二源电极se2的另一端可通过第六接触孔ch6连接到数据线dj。第二漏电极de2的一端可连接到第二有源图案act2。第二漏电极de2的另一端可连接到第一晶体管t1的第一源电极se1和第五晶体管t5的第五漏电极de5。
96.第三晶体管t3可具有防止漏电流的双栅极结构。例如，第三晶体管t3可包括第3a晶体管t3a和第3b晶体管t3b。第3a晶体管t3a可包括第3a栅电极ge3a、第3a有源图案act3a、第3a源电极se3a和第3a漏电极de3a。第3b晶体管t3b可包括第3b栅电极ge3b、第3b有源图案act3b、第3b源电极se3b和第3b漏电极de3b。在下文中，第3a栅电极ge3a和第3b栅电极ge3b被称为第三栅电极ge3，第3a有源图案act3a和第3b有源图案act3b被称为第三有源图案act3，第3a源电极se3a和第3b源电极se3b被称为第三源电极se3，第3a漏电极de3a和第3b漏电极de3b被称为第三漏电极de3。
97.第三栅电极ge3可连接到第i扫描线si。第三栅电极ge3设置为第i扫描线si的一部分或者可设置为从第i扫描线si突出。例如，第3a栅电极ge3a设置为从第i扫描线si突出，第3b栅电极ge3b可设置为第i扫描线si的一部分。
98.第三有源图案act3、第三源电极se3和第三漏电极de3可均由不掺杂有杂质或者掺杂有杂质的半导体层形成。例如，第三源电极se3和第三漏电极de3由掺杂有杂质的半导体层形成，第三有源图案act3可由不掺杂有杂质的半导体层形成。第三有源图案act3可与第三栅电极ge3叠置。第三源电极se3的一端可连接到第三有源图案act3。第三源电极se3的另一端可连接到第一晶体管t1的第一漏电极de1和第六晶体管t6的第六源电极se6。第三漏电极de3的一端可连接到第三有源图案act3。第三漏电极de3的另一端可连接到第四晶体管t4的第四漏电极de4。另外，第三漏电极de3可通过连接线cnl、第二接触孔ch2和第一接触孔ch1连接到第一晶体管t1的第一栅电极ge1。
99.第四晶体管t4可具有防止漏电流的双栅极结构。例如，第四晶体管t4可包括第4a晶体管t4a和第4b晶体管t4b。第4a晶体管t4a可包括第4a栅电极ge4a、第4a有源图案act4a、第4a源电极se4a和第4a漏电极de4a。第4b晶体管t4b可包括第4b栅电极ge4b、第4b有源图案act4b、第4b源电极se4b和第4b漏电极de4b。在下文中，第4a栅电极ge4a和第4b栅电极ge4b被称为第四栅电极ge4。第4a有源图案act4a和第4b有源图案act4b被称为第四有源图案act4。第4a源电极se4a和第4b源电极se4b被称为第四源电极se4。第4a漏电极de4a和第4b漏
电极de4b被称为第四漏电极de4。
100.第四栅电极ge4可连接到第i-1扫描线si-1。第四栅电极ge4设置为第i-1扫描线si-1的一部分或者可设置为从第i-1扫描线si-1突出。例如，第4a栅电极ge4a可设置为第i-1扫描线si-1的一部分，第4b栅电极ge4b可设置为从第i-1扫描线si-1突出。
101.第四有源图案act4、第四源电极se4和第四漏电极de4可均由不掺杂有杂质或掺杂有杂质的半导体层形成。例如，第四源电极se4和第四漏电极de4由掺杂有杂质的半导体层形成，第四有源图案act4可由不掺杂有杂质的半导体层形成。第四有源图案act4可与第四栅电极ge4叠置。
102.第四源电极se4的一端可连接到第四有源图案act4。第四源电极se4的另一端可连接到第i-1行中的像素pxl的初始化电力线ipl和第i-1行中的像素pxl的第七晶体管t7的第七漏电极de7。辅助连接线aux可设置在第四源电极se4与初始化电力线ipl之间。辅助连接线aux的一端可通过第九接触孔ch9连接到第四源电极se4。辅助连接线aux的另一端可通过第i-1行中的像素pxl的第八接触孔ch8连接到第i-1行中的初始化电力线ipl。第四漏电极de4的一端可连接到第四有源图案act4。第四漏电极de4的另一端可连接到第三晶体管t3的第三漏电极de3。另外，第四漏电极de4可通过连接线cnl、第二接触孔ch2和第一接触孔ch1连接到第一晶体管t1的第一栅电极ge1。
103.第五晶体管t5可包括第五栅电极ge5、第五有源图案act5、第五源电极se5和第五漏电极de5。
104.第五栅电极ge5可连接到发射控制线ei。第五栅电极ge5设置为第i发射控制线ei的一部分或者可设置为从第i发射控制线ei突出。第五有源图案act5、第五源电极se5和第五漏电极de5可均由不掺杂有杂质或掺杂有杂质的半导体层形成。例如，第五源电极se5和第五漏电极de5由掺杂有杂质的半导体层形成，第五有源图案act5可由不掺杂有杂质的半导体层形成。第五有源图案act5可与第五栅电极ge5叠置。第五源电极se5的一端可连接到第五有源图案act5。第五源电极se5的另一端可通过第五接触孔ch5连接到电力线pl。第五漏电极de5的一端可连接到第五有源图案act5。第五漏电极de5的另一端可连接到第一晶体管t1的第一源电极se1和第二晶体管t2的第二漏电极de2。
105.第六晶体管t6可包括第六栅电极ge6、第六有源图案act6、第六源电极se6和第六漏电极de6。
106.第六栅电极ge6可连接到发射控制线ei。第六栅电极ge6设置为第i发射控制线ei的一部分或者可设置为从第i发射控制线ei突出。第六有源图案act6、第六源电极se6和第六漏电极de6可均由不掺杂有杂质或掺杂有杂质的半导体层形成。例如，第六源电极se6和第六漏电极de6由掺杂有杂质的半导体层形成，第六有源图案act6可由不掺杂有杂质的半导体层形成。第六有源图案act6可与第六栅电极ge6叠置。第六源电极se6的一端可连接到第六有源图案act6。第六源电极se6的另一端可连接到第一晶体管t1的第一漏电极de1和第三晶体管t3的第三源电极se3。第六漏电极de6的一端可连接到第六有源图案act6。第六漏电极de6的另一端可连接到第七晶体管t7的第七源电极se7。
107.第七晶体管t7可包括第七栅电极ge7、第七有源图案act7、第七源电极se7和第七漏电极de7。
108.第七栅电极ge7可连接到第i扫描线si。第七栅电极ge7设置为第i扫描线si的一部
分或者可设置为从第i扫描线si突出。第七有源图案act7、第七源电极se7和第七漏电极de7可均由不掺杂有杂质或掺杂有杂质的半导体层形成。例如，第七源电极se7和第七漏电极de7由掺杂有杂质的半导体层形成，第七有源图案act7可由不掺杂有杂质的半导体层形成。第七有源图案act7可与第七栅电极ge7叠置。第七源电极se7的一端可连接到第七有源图案act7。第七源电极se7的另一端可连接到第六晶体管t6的第六漏电极de6。第七漏电极de7的一端可连接到第七有源图案act7。第七漏电极de7的另一端可连接到初始化电力线ipl。另外，第七漏电极de7可连接到第i+1行中的像素pxl的第四晶体管t4的第四源电极se4。第七漏电极de7和第i+1行中的像素pxl的第四晶体管t4的第四源电极se4可通过辅助连接线aux和第九接触孔ch9连接。
109.存储电容器cst可包括下电极le和上电极ue。下电极le可由第一晶体管t1的第一栅电极ge1形成。
110.上电极ue与第一栅电极ge1叠置并可覆盖下电极le，如可从平面看到的。存储电容器cst的电容可通过增大上电极ue与下电极le之间的叠置面积来增大。上电极ue可在第一方向dr1上延伸。根据本发明的示例性实施例，与第一电力elvdd相同电平的电压可被施加到上电极ue。上电极ue可在第一栅电极ge1和连接线cnl接触并且形成有第一接触孔ch1的区域中具有开口opn。
111.oled“oled”可包括第一电极ad、第二电极cd和设置在第一电极ad与第二电极cd之间的发射层eml。
112.第一电极ad可设置在与每个像素pxl对应的发射区域中。第一电极ad可通过第七接触孔ch7、第十接触孔ch10和第12接触孔ch12连接在第七晶体管t7的第七源电极se7与第六晶体管t6的第六漏电极de6之间。第一桥图案brp1设置在第七接触孔ch7与第十接触孔ch10之间，第二桥图案brp2可设置在第十接触孔ch10与第12接触孔ch12之间。
113.第一电极ad电连接到电力线pl并可接收第一电力(参照图2和图3的elvdd)。第二电极cd可连接到第二电力(参照图2和图3的elvss)。
114.第一桥图案brp1和第二桥图案brp2可连接第六漏电极de6、第七源电极se7和第一电极ad。
115.在下文中，参照图4至图6，将以元件层叠的次序描述根据本发明的示例性实施例的显示装置的结构。
116.有源图案act1至act7(在下文中，被称为act)可设置在基底sub上。有源图案act可包括第一有源图案act1至第七有源图案act7。第一有源图案act1至第七有源图案act7可包括半导体材料。
117.缓冲层可设置在基底sub与第一有源图案act1至第七有源图案act7之间。
118.栅极绝缘层gi可设置在其上形成有有源图案act的基底sub上。
119.第i-1扫描线si-1、第i扫描线si、发射控制线ei和第一栅电极ge1至第七栅电极ge7可设置在栅极绝缘层gi上。第一栅电极ge1可以是存储电容器cst的下电极le。第二栅电极ge2和第三栅电极ge3可与第i扫描线si成一体。第四栅电极ge4可与第i-1扫描线si-1成一体。第五栅电极ge5和第六栅电极ge6可与第i发射控制线ei成一体。第七栅电极ge7可与第i扫描线si成一体。
120.第一层间绝缘层il1可设置在其上形成有第i-1扫描线si-1的基底sub上。
121.存储电容器cst的上电极ue和初始化电力线ipl可设置在第一层间绝缘层il1上。上电极ue可覆盖下电极le。上电极ue可连同下电极le一起形成存储电容器cst，使第一层间绝缘层il1置于上电极ue与下电极le之间。
122.第二层间绝缘层il2可设置在其上布置有上电极ue和初始化电力线ipl的基底sub上。
123.数据线dj、连接线cnl、辅助连接线aux、第一桥图案brp1和电力线pl的第一导电层pl1可设置在第二层间绝缘层il2上。
124.数据线dj可通过穿过第一层间绝缘层il1、第二层间绝缘层il2和栅极绝缘层gi的第六接触孔ch6连接到第二源电极se2。
125.连接线cnl可通过穿过第一层间绝缘层il1和第二层间绝缘层il2的第一接触孔ch1连接到第一栅电极ge1。另外，连接线cnl可通过穿过栅极绝缘层gi、第一层间绝缘层il1和第二层间绝缘层il2的第二接触孔ch2连接到第三漏电极de3和第四漏电极de4。
126.辅助连接线aux可通过穿过第二层间绝缘层il2的第八接触孔ch8连接到初始化电力线ipl。另外，辅助连接线aux可通过穿过栅极绝缘层gi、第一层间绝缘层il1和第二层间绝缘层il2的第九接触孔ch9连接到第i-1行中的像素pxl的第四源电极se4和第七漏电极de7。
127.第一桥图案brp1可设置为在第六漏电极de6与第一电极ad之间用于连接第六漏电极de6和第一电极ad的介质。第一桥图案brp1可通过穿过栅极绝缘层gi、第一层间绝缘层il1和第二层间绝缘层il2的第七接触孔ch7连接到第六漏电极de6和第七源电极se7。
128.第一导电层pl1可通过穿过第二层间绝缘层il2的第三接触孔ch3和第四接触孔ch4连接到存储电容器cst的上电极ue。第一导电层pl1可通过穿过第一层间绝缘层il1、第二层间绝缘层il2和栅极绝缘层gi的第五接触孔ch5连接到第五源电极se5。
129.第三绝缘层il3可设置在其上形成有第j数据线dj的基底sub上。
130.电力线pl的第二导电层pl2和第二桥图案brp2可设置在第三绝缘层il3上。第二桥图案brp2可通过第十接触孔ch10连接到第一桥图案brp1。
131.第二导电层pl2与第一导电层pl1叠置，并可通过穿过第三绝缘层il3的第11接触孔ch11连接到第一导电层pl1。因此，由于电力线pl包括第一导电层pl1和第二导电层pl2并且第一导电层pl1和第二导电层pl2电连接，因此能够防止通过电力线pl供应的电力(例如第一电力elvdd)的电压降。
132.保护层psv可设置在其上设置有第二导电层pl2和第二桥图案brp2的第三绝缘层il3上。
133.oled“oled”可设置在保护层psv上。oled“oled”可包括第一电极ad、第二电极cd以及设置在第一电极ad与第二电极cd之间的发射层eml。
134.第一电极ad可设置在保护层psv上。第一电极ad可通过穿过保护层psv的第12接触孔ch12连接到第二桥图案brp2。因此，第一电极ad可电连接到第一桥图案brp1。由于第一桥图案brp1通过第七接触孔ch7连接到第六漏电极de6和第七源电极se7，因此第一电极ad可电连接到第六漏电极de6和第七源电极se7。
135.将发射区域分隔成与各个像素pxl对应的像素限定层pdl可设置在其上形成有第一电极ad的基底sub上。像素限定层pdl可沿像素pxl的外周从基底sub突出，同时暴露第一
电极ad的上表面。
136.发射层eml设置在由像素限定层pdl围绕的发射区域中，第二电极cd可设置在发射层eml上。覆盖第二电极cd的包封层slm可设置在第二电极cd上。
137.第一电极ad和第二电极cd中的一个可以是阳极电极，第一电极ad和第二电极cd中的另一个可以是阴极电极。例如，第一电极ad可以是阳极电极，第二电极cd可以是阴极电极。
138.另外，第一电极ad和第二电极cd中的至少一个可以是透射电极。例如，当oled“oled”是后发射型oled时，第一电极ad是透射电极，第二电极cd可以是反射电极。当oled“oled”是前发射型oled时，第一电极ad是反射电极，第二电极cd可以是透射电极。当oled“oled”是双侧发射型oled时，第一电极ad和第二电极cd两者可以是透射电极。根据本发明的示例性实施例，示出了oled“oled”是前发射型oled且第一电极ad是阳极电极。
139.第一电极ad可包括用于反射光的反射层和布置在反射层上方或下方的透明导电层。透明导电层和反射层中的至少一个可连接到第七源电极se7。
140.反射层可包括能够反射光的材料，例如，反射层可包括铝(al)、银(ag)、铬(cr)、钼(mo)、铂(pt)、镍(ni)以及al、ag、cr、mo、pt和ni的合金中的一种或更多种。
141.透明导电层可包括透明导电氧化物。例如，透明导电层可包括诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化铝锌(azo)、掺杂镓的氧化锌(gzo)、氧化锌锡(zto)、氧化镓锡(gto)和/或掺杂氟的氧化锡(fto)的至少一种透明导电氧化物。
142.像素限定层pdl可包括有机绝缘材料。例如，像素限定层pdl可包括聚苯乙烯、聚甲基丙烯酸甲酯(pmma)、聚丙烯腈(pan)、聚酰胺(pa)、聚酰亚胺(pi)、聚芳醚(pae)、杂环聚合物、聚对二甲苯、环氧树脂、苯并环丁烯(bcb)、硅氧烷类树脂和/硅烷类树脂。
143.发射层eml可布置在第一电极ad的暴露的表面上。发射层eml可具有包括至少光产生层(lgl)的多层薄膜结构。例如，发射层eml可包括空穴注入层hil、空穴传输层htl、光产生层、空穴阻挡层hbl、电子传输层etl和/或电子注入层eil。hil注入空穴。空穴传输层htl具有高的空穴可传输性，以防止在发射层中没有结合的电子移动，并增大空穴和电子的复合可能性。光产生层通过注入的电子和空穴的复合发射光。空穴阻挡层hbl防止在光产生层中没有结合的空穴移动。电子传输层etl将电子顺畅地传输到光产生层。电子注入层eil注入电子。另外，在发射层eml中，空穴注入层hil、空穴传输层htl、空穴阻挡层hbl、电子传输层etl和电子注入层eil可以是共同地布置在相邻的像素pxl中的公共层。
144.由发射层产生的光的颜色可以是红色、绿色、蓝色和白色中的一种。然而，本发明不限于此。例如，由发射层产生的光的颜色可以是品红色、蓝绿色和黄色中的一种。
145.第二电极cd可以是以是半透反射层。例如，第二电极cd可以是具有能够透射由发射层eml发射的光的厚度的薄金属层。第二电极cd透射由发射层eml产生的光的一部分并可反射由发射层eml产生的剩余的光。
146.第二电极cd可包括具有比透明导电层低的逸出功的材料。例如，第二电极cd可包括mo、钨(w)、ag、镁(mg)、al、pt、钯(pd)、金(au)、ni、钕(nd)、铱(ir)、cr、锂(li)、钙(ca)以及mo、w、ag、mg、al、pt、pd、au、ni、nd、ir、cr、li和/或ca的合金中的至少一种。
147.由发射层eml发射的光的一部分不透射第二电极cd，从第二电极cd反射的光可再次从反射层反射。例如，由发射层eml发射的光可在反射层与第二电极cd之间共振。由于光
的共振，可增大oled“oled”的光提取效率。
148.反射层与第二电极cd之间的距离可根据由发射层eml发射的光的颜色而改变。例如，可将反射层与第二电极cd之间的距离控制为适合于根据由发射层eml发射的光的颜色的共振距离。
149.包封层slm可防止外部湿气和氧渗透到oled“oled”中。包封层slm可包括多个无机层和多个有机层。例如，包封层slm可包括多个单元包封层，所述多个单元包封层中的每个均包括无机层和布置在该无机层上的有机层。另外，无机层可布置在包封层slm的最上部中。无机层可包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化锆和氧化锡中的至少一种。
150.图7是示出图2至图6的有源图案的平面图。图8是示出图2至图6的扫描线、发射控制线和存储电容器的下电极的平面图。图9是示出图2至图6的初始化电力线和存储电容器的上电极的平面图。图10是示出图2至图6的数据线、连接线、辅助连接线、第一桥图案和电力线的第一导电层的平面图。图11是示出图2至图6的第二桥图案和电力线的第二导电层的平面图。图12是示出图2至图6的有机发光二极管(oled)的平面图。图13是示出图11和图12的第二桥图案、电力线的第二导电层和oled的平面图。在图7至图12中，为了方便起见，在随后的附图中示出第i行和第i+1行中的像素的元件。
151.参照图2至图13，第一有源图案act1至第七有源图案act7可设置在基底sub上。第一有源图案act1至第七有源图案act7设置在同一层中，并可通过同一工艺形成。
152.第一有源图案act1的一端连接到第一源电极se1，并且其另一端可连接到第一漏电极de1。第二有源图案act2的一端连接到第二源电极se2，并且其另一端可连接到第二漏电极de2。第三有源图案act3的一端连接到第三源电极se3，并且其另一端可连接到第三漏电极de3。第四有源图案act4的一端连接到第四源电极se4，并且其另一端可连接到第四漏电极de4。第五有源图案act5的一端连接到第五源电极se5，并且其另一端可连接到第五漏电极de5。第六有源图案act6的一端连接到第六源电极se6，并且其另一端可连接到第六漏电极de6。第七有源图案act7的一端连接到第七源电极se7，并且其另一端可连接到第七漏电极de7。
153.扫描线si-1、si和si+1、发射控制线ei和ei+1以及存储电容器cst的下电极le可设置在栅极绝缘层gi上，其中，栅极绝缘层gi形成在第一有源图案act1至第七有源图案act7上。扫描线si-1、si和si+1、发射控制线ei和ei+1以及存储电容器cst的下电极le设置在同一层中，并可通过同一工艺形成。
154.扫描线si-1、si和si+1可包括第i-1扫描线si-1、第i扫描线si和第i+1扫描线si+1。
155.在第i行中，第一栅电极ge1设置为下电极le，第四栅电极ge4设置为第i-1扫描线si-1。第二栅电极ge2、第三栅电极ge3和第七栅电极ge7可设置为第i扫描线si。第五栅电极ge5和第六栅电极ge6可设置为发射控制线ei。
156.在第i+1行中，第一栅电极ge1设置为下电极le，第四栅电极ge4设置为第i扫描线si。第二栅电极ge2、第三栅电极ge3和第七栅电极ge7可设置为第i+1扫描线si+1。第五栅电极ge5和第六栅电极ge6可设置为发射控制线ei+1。
157.初始化电力线ipl和存储电容器cst的上电极ue可设置在第一层间绝缘层il1上，
其中，第一层间绝缘层il1形成在扫描线si-1、si和si+1、发射控制线ei和ei+1以及存储电容器cst的下电极le上。初始化电力线ipl和存储电容器cst的上电极ue设置在同一层中，并可通过同一工艺形成。
158.数据线dj、dj+1、dj+2、dj+3和dj+4、电力线pl的第一导电层pl1、辅助连接线aux、连接线cnl和第一桥图案brp1可设置在第二层间绝缘层il2上，其中，第二层间绝缘层il2形成在初始化电力线ipl和存储电容器cst的上电极ue上。数据线dj、dj+1、dj+2、dj+3和dj+4、电力线pl的第一导电层pl1、辅助连接线aux、连接线cnl和第一桥图案brp1设置在同一层中，并可通过同一工艺形成。
159.数据线dj、dj+1、dj+2、dj+3和dj+4可通过穿过栅极绝缘层gi、第一层间绝缘层il1和第二层间绝缘层il2的第六接触孔ch6连接到第二源电极se2。
160.第一导电层pl1可延伸为与数据线dj、dj+1、dj+2、dj+3和dj+4以及扫描线si-1、si和si+1中的至少一条平行，例如，与数据线dj、dj+1、dj+2、dj+3和dj+4平行。第一导电层pl1可通过穿过第二层间绝缘层il2的第三接触孔ch3和第四接触孔ch4连接到上电极ue。另外，第一导电层pl1可通过穿过栅极绝缘层gi、第一层间绝缘层il1和第二层间绝缘层il2的第五接触孔ch5连接到第五源电极se5。
161.连接线cnl可通过穿过第一层间绝缘层il1和第二层间绝缘层il2的第一接触孔ch1连接到第一栅电极ge1。另外，连接线cnl可通过第二接触孔ch2连接到第三漏电极de3和第四漏电极de4。
162.辅助连接线aux可通过穿过第二层间绝缘层il2的第八接触孔ch8连接到初始化电力线ipl。另外，辅助连接线aux可通过穿过栅极绝缘层gi、第一层间绝缘层il1和第二层间绝缘层il2的第九接触孔ch9连接到第七漏电极de7。
163.第一桥图案brp1可通过穿过栅极绝缘层gi、第一层间绝缘层il1和第二层间绝缘层il2的第七接触孔ch7连接到第六漏电极de6和第七源电极se7。
164.第二桥图案brp2和第二导电层pl2可设置在第三层间绝缘层il3上，其中，第三层间绝缘层il3形成在数据线dj、电力线pl、辅助连接线aux、连接线cnl和第一桥图案brp1上。第二桥图案brp2和第二导电层pl2设置在同一层中，并可通过同一工艺形成。
165.第二桥图案brp2可通过第十接触孔ch10连接到第一桥图案brp1。
166.第二导电层pl2可包括多条第一导电线cl1以及与第一导电线cl1相交的多条第二导电线cl2。
167.第一导电线cl1和第二导电线cl2中的一者(例如，第一导电线cl1)可与数据线dj、dj+1、dj+2、dj+3和dj+4以及扫描线si-1、si和si+1中的一者平行。第一导电线cl1与第一导电层pl1平行叠置，并可通过穿过第三绝缘层il3的第11接触孔ch11连接到第一导电层pl1。因此，由于电力线pl包括第一导电层pl1和第二导电层pl2并且第一导电层pl1和第二导电层pl2电连接，因此能够防止通过电力线pl(例如第一电力elvdd)供应的电力的电压降。
168.第一导电线cl1和第二导电线cl2中的至少一些可沿与数据线dj、dj+1、dj+2、dj+3和dj+4以及扫描线si-1、si和si+1中的至少一条倾斜的方向延伸。例如，第二导电线cl2可沿与第一导电线cl1相交的方向以锯齿状图案设置。由于第二导电线cl2以锯齿状图案设置，因此第二导电线cl2不会与oled“oled”叠置。例如，第二导电线cl2可设置在相邻的oled“oled”之间的区域中。
169.例如，第二导电线cl2可包括彼此连接的多个导电图案单元。导电图案单元可包括第一导电图案cp1、第二导电图案cp2、第三导电图案cp3和第四导电图案cp4。
170.第一导电图案cp1的一端可连接到第二导电图案cp2。另外，第一导电图案cp1的至少一部分可与第一导电线cl1中的一条相交。
171.第二导电图案cp2的一端连接到第一导电图案cp1的一端，并可沿与第一导电线cl1倾斜的方向延伸。
172.第三导电图案cp3可延伸为平行于第一导电图案cp1。第三导电图案cp3的一端连接到第二导电图案cp2的另一端，第三导电图案cp3的另一端可连接到第四导电图案cp4的一端。另外，第三导电图案cp3的至少一部分可与第一导电线cl1中的另外一条第一导电线相交。
173.第四导电图案cp4的另一端可连接到相邻的导电图案单元的第一导电图案cp1的另一端。这里，第四导电图案cp4可沿与第一导电线cl1、第一导电图案cp1、第二导电图案cp2和第三导电图案cp3相交的方向延伸。
174.当第二导电层pl2的第一导电线cl1和第二导电线cl2与oled“oled”叠置时，可因oled“oled”下方的第二导电层pl2产生台阶差异。由于台阶差异，oled“oled”的表面不均匀，并且会在oled“oled”的部分区域中形成凹凸部。例如，当由于oled“oled”中的台阶差异导致光成分从其发射的表面具有凹凸部时，由于通过oled“oled”不均匀地发射光成分，因此会根据包括oled“oled”的显示装置的视角产生颜色差异。
175.根据本发明的示例性实施例，第二导电层pl2的一部分(例如第二导电线cl2)可设置在oled“oled”之间的区域中，而不与oled“oled”叠置。因此，可减小第二导电层pl2与oled“oled”之间的叠置区域。当第二导电层pl2与oled“oled”之间的叠置区域减小时，可减小oled“oled”下方的台阶差异。当台阶差异减小时，可在oled“oled”中减少光成分从其发射的表面的凹凸部。因此，可根据观看方向均匀地发射通过oled“oled”产生的光成分。因此，可减小根据包括oled“oled”的显示装置的视角的颜色差异。
176.oled“oled”可设置在形成在第二导电层pl2和第二桥图案brp2上的保护层psv上。oled“oled”中的每个可包括：第一电极ad，形成在保护层psv上；发射层eml，形成在第一电极ad上；第二电极cd，形成在发射层eml上。
177.第一电极ad可通过穿过保护层psv的第12接触孔ch12连接到第二桥图案brp2。
178.在下文中，将参照图14至图16描述根据本发明的示例性实施例的显示装置。参照图14至图16，通过相同的附图标记表示与图1至图13的元件相同的元件，并将给出其简要的描述。另外，在图14至图16中，在此提供的描述将主要集中于与图1至图13的元件不同的元件，将理解的是，没有在此描述的元件可假定为与以上描述的元件相似。
179.图14是示出根据本发明的示例性实施例的显示装置的第二电力线、第二桥图案和oled的平面图。
180.参照图2至图10和图14，第一有源图案act1至第七有源图案act7可设置在基底sub上。第一有源图案act1至第七有源图案act7设置在同一层中，并可通过同一工艺形成。
181.扫描线si-1、si和si+1、发射控制线ei和ei+1以及存储电容器cst的下电极le可设置在栅极绝缘层gi上，其中，栅极绝缘层gi形成在第一有源图案act1至第七有源图案act7上。扫描线si-1、si和si+1、发射控制线ei和ei+1以及存储电容器cst的下电极le设置在同
一层中，并可通过同一工艺形成。
182.初始化电力线ipl和存储电容器cst的上电极ue可设置在第一层间绝缘层il1上，其中，第一层间绝缘层il1形成在扫描线si-1、si和si+1、发射控制线ei和ei+1以及存储电容器cst的下电极le上。初始化电力线ipl和存储电容器cst的上电极ue设置在同一层中，并可通过同一工艺形成。
183.数据线dj、dj+1、dj+2、dj+3和dj+4、电力线pl的第一导电层pl1、辅助连接线aux、连接线cnl和第一桥图案brp1可设置在第二层间绝缘层il2上，其中，第二层间绝缘层il2形成在初始化电力线ipl和存储电容器cst的上电极ue上。数据线dj、dj+1、dj+2、dj+3和dj+4、第一导电层pl1、辅助连接线aux、连接线cnl和第一桥图案brp1设置在同一层中，并可通过同一工艺形成。
184.第二桥图案brp2和第二导电层pl2可设置在第三层间绝缘层il3上，其中，第三层间绝缘层il3形成在数据线dj、电力线pl、辅助连接线aux、连接线cnl和第一桥图案brp1上。第二桥图案brp2和第二导电层pl2设置在同一层中，并可通过同一工艺形成。
185.第二桥图案brp2可通过第十接触孔ch10连接到第一桥图案brp1。
186.第二导电层pl2可通过穿过第三绝缘层il3的第11接触孔ch11连接到第一导电层pl1。因此，由于电力线pl包括第一导电层pl1和第二导电层pl2，并且第一导电层pl1和第二导电层pl2电连接，因此能够防止通过电力线pl(例如第一电力elvdd)供应的电力的电压降。
187.第二导电层pl2可包括沿一个方向延伸的多条第一导电线cl1以及沿与第一导电线cl1相交的方向延伸的多条第二导电线cl2。
188.第一导电线cl1和第二导电线cl2可在与数据线dj、dj+1、dj+2、dj+3和dj+4以及扫描线si-1、si和si+1倾斜的方向上延伸。第一导电线cl1和第二导电线cl2彼此相交，并可形成多个区域。oled“oled”可分别布置在通过相交第一导电线cl1和第二导电线cl2形成的区域中。例如，第一导电线cl1和第二导电线cl2不与oled“oled”叠置并可设置在相邻的oled“oled”之间的区域中。
189.由于第一导电线cl1和第二导电线cl2设置在相邻的oled“oled”之间的区域中，因此可通过电力线pl减小位于oled“oled”下方的台阶差异。当位于oled“oled”下方的台阶差异减小时，可在oled“oled”中减少光成分从其发射的表面的凹凸部。当在oled“oled”中减少光成分从其发射的表面的凹凸部时，由oled“oled”产生的光成分可根据方向均匀地发射。因此，可减小根据包括oled“oled”的显示装置的视角的颜色差异。
190.oled“oled”可设置在保护层psv上，其中，保护层psv形成在第二导电层pl2和第二桥图案brp2上。oled“oled”中的每个可包括形成在保护层psv上的第一电极ad、形成在第一电极ad上的发射层eml以及形成在发射层eml上的第二电极cd。
191.第一电极ad可通过穿过保护层psv的第12接触孔ch12连接到第二桥图案brp2。
192.图15是示出根据本发明的示例性实施例的显示装置的第二电力线、第二桥图案和oled的平面图。
193.参照图2至图10和图15，第一有源图案act1至第七有源图案act7可设置在基底sub上。第一有源图案act1至第七有源图案act7设置在同一层中，并可通过同一工艺形成。
194.扫描线si-1、si和si+1、发射控制线ei和ei+1以及存储电容器cst的下电极le可设
置在栅极绝缘层gi上，其中，栅极绝缘层gi形成在第一有源图案act1至第七有源图案act7上。
195.初始化电力线ipl和存储电容器cst的上电极ue可设置在第一层间绝缘层il1上，其中，第一层间绝缘层il1形成在扫描线si-1、si和si+1、发射控制线ei和ei+1以及存储电容器cst的下电极le上。
196.数据线dj、dj+1、dj+2、dj+3和dj+4、电力线pl的第一导电层pl1、辅助连接线aux、连接线cnl和第一桥图案brp1可设置在第二层间绝缘层il2上，其中，第二层间绝缘层il2形成在初始化电力线ipl和存储电容器cst的上电极ue上。
197.第二桥图案brp2和第二导电层pl2可设置在第三层间绝缘层il3上，其中，第三层间绝缘层il3形成在数据线dj、电力线pl、辅助连接线aux、连接线cnl和第一桥图案brp1上。
198.第二导电层pl2可通过穿过第三绝缘层il3的第11接触孔ch11连接到第一导电层pl1。
199.第二导电层pl2可包括在一个方向上延伸的多条第一导电线cl1以及在与第一导电线cl1相交的方向上延伸的多条第二导电线cl2。
200.第一导电线cl1和第二导电线cl2可在与数据线dj、dj+1、dj+2、dj+3和dj+4以及扫描线si-1、si和si+1倾斜的方向上延伸。第一导电线cl1和第二导电线cl2彼此相交并可形成多个区域。
201.oled“oled”可分别布置在通过相交第一导电线cl1和第二导电线cl2形成的区域中。oled“oled”中的至少一些可与第一导电线cl1和第二导电线cl2中的至少一条叠置。
202.例如，oled“oled”中的大部分不与第一导电线cl1和第二导电线cl2叠置。然而，oled“oled”中的一些可与第一导电线cl1和第二导电线cl2中的至少一条叠置。例如，部分的oled“oled”的边缘中的一些边缘可与第一导电线cl1和第二导电线cl2中的至少一条叠置。
203.oled“oled”的边缘中的一些边缘与第一导电线cl1和第二导电线cl2叠置的区域可以比在第一导电线cl1和第二导电线cl2穿过oled“oled”的情况下的叠置区域小。因此，可通过电力线pl减小位于oled“oled”下方的台阶差异。当在oled“oled”下方减小台阶差异时，可在oled“oled”中减少光成分从其发射的表面的凹凸部。当在oled“oled”中减少光成分从其发射的表面的凹凸部时，由oled“oled”产生的光成分可根据方向均匀地发射。因此，可减小根据包括oled“oled”的显示装置的视角的颜色差异。
204.oled“oled”可设置在保护层psv上，其中，保护层psv形成在第二导电层pl2和第二桥图案brp2上。oled“oled”中的每个可包括形成在保护层psv上的第一电极ad、形成在第一电极ad上的发射层eml以及形成在发射层eml上的第二电极cd。
205.部分的oled“oled”的边缘中的一些边缘与第一导电线cl1和第二导电线cl2中的至少一条叠置，以防止第一导电线cl1和第二导电线cl2被布置为与第二桥图案brp2相邻。当第一导电线cl1和第二导电线cl2布置为与第二桥图案brp2相邻时，第一导电线cl1和第二导电线cl2可能会因第二桥图案brp2而短路。
206.图16是示出根据本发明的示例性实施例的显示装置的第二电力线、第二桥图案和oled的平面图。
207.参照图2至图10和图16，第一有源图案act1至第七有源图案act7可设置在基底sub
上。第一有源图案act1至第七有源图案act7设置在同一层中，并可通过同一工艺形成。
208.扫描线si-1、si和si+1、发射控制线ei和ei+1以及存储电容器cst的下电极le可设置在栅极绝缘层gi上，其中，栅极绝缘层gi形成在第一有源图案act1至第七有源图案act7上。
209.初始化电力线ipl和存储电容器cst的上电极ue可设置在第一层间绝缘层il1上，其中，第一层间绝缘层il1形成在扫描线si-1、si和si+1、发射控制线ei和ei+1以及存储电容器cst的下电极le上。
210.数据线dj、dj+1、dj+2、dj+3和dj+4、电力线pl的第一导电层pl1、辅助连接线aux、连接线cnl和第一桥图案brp1可设置在第二层间绝缘层il2上，其中，第二层间绝缘层il2形成在初始化电力线ipl和存储电容器cst的上电极ue上。
211.第二桥图案brp2和第二导电层pl2可设置在第三层间绝缘层il3上，其中，第三层间绝缘层il3形成在数据线dj、电力线pl、辅助连接线aux、连接线cnl和第一桥图案brp1上。
212.第二导电层pl2可通过穿过第三绝缘层il3的第11接触孔ch11连接到第一导电层pl1。
213.第二导电层pl2可包括在一个方向上延伸的多条第一导电线cl1以及在与第一导电线cl1相交的方向上延伸的多条第二导电线cl2。
214.第一导电线cl1和第二导电线cl2可在与数据线dj、dj+1、dj+2、dj+3和dj+4以及扫描线si-1、si和si+1倾斜的方向上延伸。第一导电线cl1和第二导电线cl2彼此相交并可形成多个区域。oled“oled”可布置在通过相交第一导电线cl1和第二导电线cl2形成的区域中。例如，第一导电线cl1和第二导电线cl2不与oled“oled”叠置并可设置在相邻的oled“oled”之间的区域中。
215.去除一条或更多条第一导电线cl1或第二导电线cl2，使得至少两个oled“oled”可布置在通过相交第一导电线cl1和第二导电线cl2形成的区域中。
216.oled“oled”可设置在保护层psv上，其中，保护层psv形成在第二导电层pl2和第二桥图案brp2上。oled“oled”中的每个可包括形成在保护层psv上的第一电极ad、形成在第一电极ad上的发射层eml以及形成在发射层eml上的第二电极cd。
217.已经在此描述了本发明的示例实施例，本领域技术人员将理解的是，在不脱离本发明的精神和范围的情况下，可做出形式方面和细节方面的各种修改。