低阻沟槽型碳化硅晶体管及其制造方法与流程

1.本技术属于半导体器件技术领域，尤其涉及一种低阻沟槽型碳化硅晶体管及其制造方法。


背景技术：

2.功率金属氧化物半导体场效应管（metal-oxide-semiconductor field effect transistor，mosfet）有三个管脚，分别为栅极（gate）、漏极（drain）和源极（source）。功率mosfet为电压型控制器件，驱动电路简单，驱动的功率小，而且开关速度快，具有高的工作频率。常用的mosfet的结构有横向双扩散型场效应晶体管ldmos（lateral double-diffused mos）、平面双扩散型场效应晶体管（planar mos）和沟槽双扩散型场效应晶体管（trench mos）。
3.现有技术通过在碳化硅晶体管的沟槽角部处采用额外的“l”型沟道，以通过电荷补偿显著缓解二氧化硅介质中的峰值电场，提高器件击穿电压。但“l”型沟道的有效长度长，尤其横向沟道部分的沟道电阻大，导致晶体管的导通电阻大。


技术实现要素：

4.本技术实施例提供一种低阻沟槽型碳化硅晶体管及其制造方法，能够屏蔽“l”型沟道的横向沟道，减少晶体管的导通电阻。
5.第一方面，本技术实施例提供一种低阻沟槽型碳化硅晶体管，包括：第一掺杂类型的碳化硅衬底，碳化硅衬底包括第一表面，第一表面上依次设置有第一掺杂类型的外延层；设置在外延层远离第一表面的表面上的源极金属层；设置在外延层内的第二掺杂类型的阱区；设置在阱区内的栅极沟槽结构；设置在栅极沟槽结构的底部的栅极氧化层中的导电结构；设置在栅极沟槽结构靠近顶部的侧面外围区域的第一掺杂类型的第一掺杂区；设置在源极金属层下方的部分阱区内的第二掺杂类型的第二掺杂区；第二掺杂区与栅极沟槽结构之间存在间隔；第一掺杂类型与第二掺杂类型相反。
6.在一些可选的实施方式中，低阻沟槽型碳化硅晶体管还包括：设置在栅极沟槽结构的角部处的第一掺杂类型的第三掺杂区；导电结构与第三掺杂区之间均形成欧姆接触，导电结构还与外延层之间形成欧姆接触；导电结构还与阱区之间均形成高电阻接触。
7.在一些可选的实施方式中，第三掺杂区在与垂直于碳化硅衬底方向上的长度大于或等于位于栅极沟槽结构的底部的栅极氧化层的厚度。
8.在一些可选的实施方式中，低阻沟槽型碳化硅晶体管还包括：设置在导电结构与阱区之间的氧化层。
9.在一些可选的实施方式中，相邻两个阱区在平行于碳化硅衬底方向上的距离小于或等于预设距离。
10.在一些可选的实施方式中，碳化硅衬底还包括与第一表面相对的第二表面，第二表面设置有漏极结构。
11.第二方面，本技术实施例提供了一种低阻沟槽型碳化硅晶体管制造方法，方法包括：提供第一掺杂类型的碳化硅衬底，碳化硅衬底包括第一表面，第一表面上设置有第一掺杂类型的外延层；在外延层远离第一表面的表面上形成第二掺杂类型的阱区；在外延层远离第一表面的表面形成埋置在阱区内部的第一掺杂类型的第一掺杂区以及第二掺杂类型的第二掺杂区；在外延层形成沟槽结构；在沟槽结构的底部的栅极氧化层中形成导电结构；在沟槽结构内形成栅极沟槽结构，以及在外延层的表面形成源极金属层。
12.在一些可选的实施方式中，在外延层远离第一表面的表面上形成第二掺杂类型的阱区之后，还包括：在沟槽结构的角部处形成第一掺杂类型的第三掺杂区。
13.在一些可选的实施方式中，第三掺杂区在与垂直于碳化硅衬底方向上的长度大于或等于位于栅极沟槽结构的底部的栅极氧化层的厚度。
14.在一些可选的实施方式中，在沟槽结构的底部的栅极氧化层中形成导电结构之前，还包括：在阱区的预设区域形成氧化层。
15.本技术实施例提供一种低阻沟槽型碳化硅晶体管，低阻沟槽型碳化硅晶体管包括：形成于外延层表面的源极金属层，内置于外延层内的阱区、栅极沟槽结构、导电结构、第一掺杂区和第二掺杂区。通过在栅极沟槽结构的底部的栅极氧化层设置导电结构，利用导电结构优良的导电性，能够屏蔽“l”型沟道的横向沟道，减少晶体管的导通电阻。
附图说明
16.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
17.图1是本技术提供的低阻沟槽型碳化硅晶体管的实施例的一种结构示意图；图2是本技术提供的低阻沟槽型碳化硅晶体管的实施例的另一种结构示意图；图3是本技术提供的低阻沟槽栅晶体管制造方法的实施例的流程示意图；图4是本技术提供的碳化硅衬底的截面结构示意图；图5是本技术提供的形成阱区的截面结构示意图；图6是本技术提供的形成第一掺杂区和第二掺杂区的截面结构示意图；
图7是本技术提供的形成沟槽结构的截面结构示意图；图8是本技术提供的形成导电结构的截面结构示意图；图9是本技术提供的形成栅极沟槽结构和源极金属层的截面结构示意图；图10是本技术提供的形成漏极结构的截面结构示意图。
18.附图元件符号说明：1：碳化硅衬底；11：第一表面；12：第二表面。
19.2：外延层；21：源极金属层；22：阱区；23：栅极沟槽结构；231：栅极层；232：栅极氧化层；24：导电结构；25：第一掺杂区；26：第二掺杂区；27：第三掺杂区；28：氧化层；29：沟槽结构。
20.3：漏极结构。
21.在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
22.下面将详细描述本技术的各个方面的特征和示例性实施例，为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本技术进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本技术，而不是限定本技术。对于本领域技术人员来说，本技术可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本技术的示例来提供对本技术更好的理解。
23.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
24.为了解决现有技术问题，本技术实施例提供了一种低阻沟槽型碳化硅晶体管及其制造方法。下面首先对本技术实施例所提供的低阻沟槽型碳化硅晶体管进行介绍。
25.图1示出了本技术提供的低阻沟槽型碳化硅晶体管的实施例的一种结构示意图。
26.如图1所示，本技术实施例提供的低阻沟槽型碳化硅晶体管，可以包括：第一掺杂类型的碳化硅衬底，碳化硅衬底包括第一表面，第一表面上依次设置有第一掺杂类型的外延层；设置在外延层远离第一表面的表面上的源极金属层；设置在外延层内的第二掺杂类型的阱区；设置在阱区内的栅极沟槽结构；设置在栅极沟槽结构的底部的栅极氧化层中的导电结构；设置在栅极沟槽结构靠近顶部的侧面外围区域的第一掺杂类型的第一掺杂区；设置在源极金属层下方的部分阱区内的第二掺杂类型的第二掺杂区；第二掺杂区与栅极沟槽结构之间存在间隔；第一掺杂类型与第二掺杂类型相反。
27.本技术实施例提供一种低阻沟槽型碳化硅晶体管，低阻沟槽型碳化硅晶体管包括：形成于外延层表面的源极金属层，内置于外延层内的阱区、栅极沟槽结构、导电结构、第一掺杂区和第二掺杂区。通过在栅极沟槽结构的底部的栅极氧化层中设置导电结构，利用导电结构优良的导电性，能够屏蔽“l”型沟道的横向沟道，减少晶体管的导通电阻。
28.在本实施例中，第一掺杂类型可以为n型，第二掺杂类型可以为p型。第一掺杂类型的碳化硅衬底1可以为n型的碳化硅衬底；第一掺杂类型的外延层2可以为n型的外延层；第二掺杂类型的阱区22可以为p型的阱区；第一掺杂类型的第一掺杂区25可以为n型的第一掺杂区；第二掺杂类型的第二掺杂区26可以为p型的第二掺杂区。
29.外延层2可以为至少一个外延层。外延层2可以由碳化硅等至少一种半导体材料形成。本实施例以外延层2为碳化硅外延层为例，碳化硅可以具有比硅宽的带隙，因此与硅相比在高温下也能保持稳定性；另外，因为碳化硅的击穿电场高于硅的击穿电场，因此碳化硅与硅相比在高压下也可以稳定地操作。
30.作为一个示例，本实施例的图1以导电结构24位于栅极沟槽结构23的底部的栅极氧化层232的下表面为例，导电结构24的位置还可以设置于栅极沟槽结构23的底部的栅极氧化层232的上表面，或者还可以设置于栅极沟槽结构23的底部的栅极氧化层232的上表面与下表面之间的中间位置等等，即，导电结构24的位置可以根据实际情况设定，在此不做限定。
31.在一些可选的实施方式中，由于栅极沟槽结构23的底部的栅极氧化层232中设置有导电结构24，能够屏蔽“l”型沟道的横向沟道，不需要考虑横向沟道开启电压的大小问题，因此能够将栅极沟槽结构23的底部的栅极氧化层232设置得更厚，以提高低阻沟槽型碳化硅晶体管栅极氧化层的耐击穿能力和长期可靠性。
32.在一些可选的实施方式中，碳化硅衬底1还可以包括与第一表面11相对的第二表面12，第二表面12设置有漏极结构。
33.在一些可选的实施方式中，导电结构24可以为金属结构，利用金属结构优良的导电特性，能够屏蔽“l”型沟道的横向沟道，减少晶体管的导通电阻。在另一些可选的实施方式中，导电结构24也可以为其他能够导电的结构。
34.在一些可选的实施方式中，低阻沟槽型碳化硅晶体管，还可以包括：设置在栅极沟槽结构23的角部处的第一掺杂类型的第三掺杂区27；导电结构24与第三掺杂区27之间均形成欧姆接触，导电结构24还与外延层2之间形成欧姆接触；导电结构24还与阱区22之间均形成高电阻接触。
35.在本实施例中，第一掺杂类型的第三掺杂区27可以为n型的第三掺杂区。本实施例以第三掺杂区27的形状为矩形为例，第三掺杂区27的形状也可以为包裹在栅极沟槽结构23的角部处的“l”型等。在实际应用中，第三掺杂区27的形状可以根据实际情况设定，在此不做限定。
36.具体地，利用碳化硅材料形成欧姆接触的特点，相同高温条件下，金属结构可以与接触的n型掺杂区形成欧姆接触，还可以与接触的p型掺杂区形成高电阻的特性，导电结构24可以与第三掺杂区27之间均形成欧姆接触（图未示），导电结构24还可以与阱区22之间均形成高电阻接触。
37.在正向导通模式下，电子可以从第一掺杂区25依次通过低阻沟槽型碳化硅晶体管的垂直沟道（图未示）、第三掺杂区27、金属结构和外延层流至漏极结构。在反向模式下，空穴依次通过阱区22、外延层2流至漏极结构。
38.在一些可选的实施方式中，第三掺杂区27在与垂直于碳化硅衬底1方向上的长度大于或等于位于栅极沟槽结构23的底部的栅极氧化层232的厚度。
39.由于在第三掺杂区27在与垂直于碳化硅衬底1方向上的长度小于位于栅极沟槽结构23的底部的栅极氧化层232的厚度的情况下，短沟道沟槽型碳化硅晶体管的垂直沟道的开启电压和水平沟道的开启电压会发生变化，甚至会导致沟道中断。因此，第三掺杂区27在与垂直于碳化硅衬底1方向上的长度需要大于或等于位于栅极沟槽结构23的底部的栅极氧化层232的厚度。
40.在一些可选的实施方式中，如图2所示，低阻沟槽型碳化硅晶体管还可以包括：设置在导电结构24与阱区22之间的氧化层28。
41.在一些可选的实施方式中，相邻两个阱区22在平行于碳化硅衬底1方向上的距离小于或等于预设距离。
42.在本实施例中，预设距离可以根据实际情况设定，在此不做限定，可以理解的是，预设距离越小，低阻沟槽型碳化硅晶体管的耐击穿能力越强。
43.具体地，相邻两个阱区22在平行于碳化硅衬底1方向上的距离小于或等于预设距离，即，相邻两个阱区22在平行于碳化硅衬底1方向上的距离较短，可以形成明显的夹断势垒，能够减少导电结构24在碳化硅mosfet正向阻断时电势的升高，也即是减少第三掺杂区27电势的升高，进而减少栅极氧化层232承受的电压力，同时也减少垂直沟道发生穿通击穿的风险。即使导电结构24与外延层2之间形成欧姆接触，为纯阻性结构，也可以在碳化硅mosfet正向阻断时不成为电流泄漏通道。
44.值得注意的是，本实施例以第一掺杂类型为n型，第二掺杂类型为p型为例。但在实际实施时，碳化硅衬底1不限于n型，也可以为p型。当碳化硅衬底1为p型时，相应地，外延层2、阱区22、第一掺杂区25和第二掺杂区26等结构的导电类型也要发生变化。
45.基于上述实施例提供的低电阻沟槽型碳化硅晶体管，本技术还提供了低电阻沟槽型碳化硅晶体管制造方法。以下将对低电阻沟槽型碳化硅晶体管制造方法进行说明。
46.图3示出了本技术提供的低阻沟槽栅晶体管制造方法的实施例的流程示意图。
47.如图3所示，低阻沟槽栅晶体管制造方法，可以包括步骤s310至s360。请一并参阅图4至图10，图4至图10是本技术提供的低电阻沟槽型碳化硅晶体管制造方法一系列制程对应的截面结构示意图。
48.s310、提供第一掺杂类型的碳化硅衬底1，碳化硅衬底1包括第一表面11，第一表面11上设置有第一掺杂类型的外延层2。
49.在本实施例中，第一掺杂类型的碳化硅衬底1为n型的碳化硅衬底1。
50.如图4所示，在一些可选的实施方式中，首先提供n型的碳化硅衬底1，然后在碳化硅衬底1上进行外延，形成n型的外延层2。
51.s320、在外延层2远离第一表面11的表面上形成第二掺杂类型的阱区22。
52.在本实施例中，第二掺杂类型的阱区22为p型的阱区。
53.在一些可选的实施方式中，如图2所示，在外延层2远离第一表面11的表面上形成
第二掺杂类型的阱区22之后，还包括：在沟槽结构29的角部处形成第一掺杂类型的第三掺杂区27。
54.作为一个示例，在沟槽结构29的角部处形成第一掺杂类型的第三掺杂区27，可以包括：在沟槽结构29的角部处进行第一掺杂类型的离子掺杂，以形成第一掺杂类型的第三掺杂区27。
55.示例性地，第三掺杂区27在与垂直于碳化硅衬底1方向上的长度大于或等于位于栅极沟槽结构23的底部的栅极氧化层232的厚度。
56.如图5所示，在一些可选的实施方式中，在外延层2远离第一表面11的表面上形成第二掺杂类型的阱区22，可以包括：在外延层2远离第一表面11的表面上进行p型的离子掺杂，形成p型的阱区22。
57.在一些可选的实施方式中，相邻两个阱区22在平行于碳化硅衬底1方向上的距离小于或等于预设距离。
58.s330、在外延层2远离第一表面11的表面形成埋置在阱区22内部的第一掺杂类型的第一掺杂区25以及第二掺杂类型的第二掺杂区26。
59.在本实施例中，第一掺杂类型的第一掺杂区25可以为n型掺杂区，第二掺杂类型的第二掺杂区26可以为p型的第二掺杂区26。
60.如图6所示，在外延层2远离第一表面11的表面形成埋置在阱区22内部的第一掺杂类型的第一掺杂区25以及第二掺杂类型的第二掺杂区26可以包括：在外延层2远离第一表面11的表面上进行第一掺杂类型的离子掺杂，形成埋置在阱区22内部的第一掺杂区25；在外延层2远离第一表面11的表面上进行第二掺杂类型的离子掺杂，形成埋置在阱区22内部的第二掺杂区26。
61.s340、在外延层2形成沟槽结构29。
62.如图7所示，在外延层2形成沟槽结构29，可以包括：在外延层2远离第一表面11的表面往下进行沟槽刻蚀，以使外延层2形成沟槽结构29。
63.在一些可选的实施方式中，在外延层2远离第一表面11的表面往下进行沟槽刻蚀，以使外延层2形成沟槽结构29，可以包括：利用掩模板在外延层2远离第一表面11的表面往下进行沟槽刻蚀，以使外延层2形成沟槽结构29。
64.s350、在沟槽结构29的底部的栅极氧化层232中形成导电结构24。
65.如图8所示，在导电结构24为金属结构的情况下，在沟槽结构29的底部的栅极氧化层232中形成导电结构24，可以包括：在沟槽结构29的内表面进行氧化，得到内表面氧化层；去除目标区域内的内表面氧化层；在目标区域内填充金属材料，以形成金属结构。
66.目标区域可以为沟槽结构29底部的部分或全部栅极氧化层232区域。
67.作为一个示例，导电结构24与第三掺杂区27之间均形成欧姆接触，导电结构24还
与外延层2之间形成欧姆接触；导电结构24还与阱区22之间均形成高电阻接触。
68.在一些可选的实施方式中，如图2所示，在沟槽结构29底部的栅极氧化层232形成导电结构24之前，还包括：在阱区22的预设区域形成氧化层28。
69.示例性地，预设区域可以为沟槽结构29底面与阱区22接触的区域。
70.s360、在沟槽结构内形成栅极沟槽结构，以及在外延层的表面形成源极金属层。
71.如图9所示，在沟槽结构29内形成栅极沟槽结构23，以及在外延层2的表面形成源极金属层21，可以包括：在沟槽结构29内形成栅极氧化层232和栅极层231，以形成栅极沟槽结构23；在外延层2的表面填充金属材料，以形成源极金属层21。
72.在一些可选的实施方式中，如图10所示，碳化硅衬底1还包括与第一表面11相对的第二表面12，第二表面12设置有漏极结构3。
73.作为一个示例，n型的掺杂离子可以为氮离子和磷离子；p型的掺杂离子可以为硼离子和铝离子。
74.值得注意的是，本实施例以第一掺杂类型为n型，第二掺杂类型为p型为例。但在实际实施时，碳化硅衬底1不限于n型，也可以为p型。当碳化硅衬底1为p型时，相应地，外延层2、阱区22、第一掺杂区25和第二掺杂区26等结构的导电类型也要发生变化。
75.关于上述实施例中的低电阻沟槽型碳化硅晶体管制造方法，其中各个结构以及有益效果已经在有关该低电阻沟槽型碳化硅晶体管的实施例中进行了详细描述，此处将不做详细阐述说明。
76.以上所述，仅为本技术的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本技术的保护范围之内。