一种通过掺杂二氧化硅膜调整肖特基二极管势垒高度的工艺方法
【技术领域】
[0001]本发明涉及半导体功率器件制造领域，特别是涉及一种肖特基整流二极管的制造方法。更具体的是本发明涉及一种通过掺杂的二氧化硅改变硅表面浓度，形成极薄变掺杂层从而实现肖特基二极管势皇高度调整的工艺方法。
【背景技术】
[0002]肖特基势皇二极管具有低正向压降、高开关速度，在低压电路中广泛使用，但不幸的是肖特基势皇二极管在高温时具有较大的反向漏电流，且反向漏电流随温度变化指数性升高，高温能耗和可靠性带来挑战。
[0003]为解决肖特基势皇二极管高温漏电问题，目前主要由三种途径，其一:提高肖特基势皇的势皇高度，例如采用Pt等高势皇金属或硅化物，降低反向漏电，但同时会带来正向压降的升高，为保持正向压降满足电路设计要求，必然增大芯片面积，芯片成本随之上升。其二:采用PN结+肖特基势皇结复合整流二极管(俗称JBS或MPS)，利用PN结在反偏状态下耗尽层夹断，减小肖特基结反偏漏电流，这种办法对高温漏电流的抑制作用较好，但PN结势皇较高，带来正向压降增加，为保持正向压降满足电路设计要求，也必然增大芯片面积，芯片成本随之上升；其三:采用沟槽MOS势皇控制整流二极管技术(俗称TMBS)，这种技术在硅片上刻蚀出近50%面积的沟槽，也会增大芯片面积。
[0004]上述三种方法各有优缺点，增加势皇高度或者采用MPS结构会改善漏电问题，但带来正向压降的增加，采用沟槽结构工艺复杂，对设备、工艺控制等要求较高，且器件的长期可靠性没有被广泛认可。
[0005]在常规平面肖特基二极管芯片制造工艺基础上，通过半导体表面的浅离子注入，增加表面层厚度小于10纳米的电子平均自由程，改变金属与半导体间有效势皇高度。此方法有较多报道，优化功率肖特基整流器件势皇高度的一种方法是以大势皇高度开始，在N型漂移区通过离子注入Ph、As、Sb等N型杂质，形成N型表面层来降低势皇高度，可以获得约0.1eV的势皇降低。
[0006]上述方法的缺点是，在离子注入硅体内时，由于硅原子排列的规律性造成离子注入工艺存在不同程度的注入隧道效应，导致杂质离子注入后在硅表面一定深度范围内分布，即存在一个相对较大的分布范围，离子注入后的快速热退火会再次导致杂质的扩散，因此杂质的分布更加离散。由于注入深度很浅，对注入机的注入能量要求一般在5KeV?30KeV范围。在注入杂质离子数量很小时，其注入均匀性和工艺重复性很难控制，传统的采用极小剂量离子注入工艺调整肖特基二极管势皇高度的工艺方法规模应用很少。
【发明内容】
[0007]本发明所要解决的技术问题就是针对现有工艺方法的不足，提供一种在常规平面肖特基势皇二极管芯片工艺技术基础上，通过在硅表面稳定的低掺杂扩散源向硅体内作浅结扩散的方式，形成极薄的变掺杂层，可以有效控制掺杂浓度并具有极高的工艺重复性。
[0008]为了解决上述技术问题，本发明提供的技术方案是一种通过掺杂二氧化硅膜调整肖特基二极管势皇高度的工艺方法，其步骤包括:以包括有N型单晶硅衬底和N型单晶硅外延层基片为材质，1、在基片的N型单晶硅外延层上形成氧化层作为钝化层，氧化层厚度大于400纳米；2、一次光刻及选择性腐蚀去除多余氧化层形成掺杂窗口 ；3、采用离子注入工艺在掺杂窗口中进行硼掺杂，同时在掺杂窗口中生长膜氧化层形成P型保护环；4、二次光刻和选择性腐蚀去除多余氧化层形成肖特基势皇窗口主表面；5、在肖特基势皇窗口主表面淀积形成表面掺杂二氧化硅膜的氧化层，厚度为50?300纳米，掺杂浓度为1E18至1E21个/cm3，掺杂源是乙硼烷或磷烷气氛，工艺气氛为掺杂源与硅烷与氧气的混合气氛，工艺温度350?600摄氏度；6、在氮气气氛下快速退火将掺杂二氧化硅中的杂质向N型单晶硅外延层中推进，退火温度500?800摄氏度，退火时间5?15秒，在掺杂二氧化硅的氧化层与N型外延层主表面之间形成极薄变掺杂层。
[0009]所述N型单晶硅衬底掺杂浓度为2E18至5E19个/cm3，N型单晶硅外延层的掺杂浓度为1E14至2E16个/cm3 ο
[0010]在步骤I中，氧化温度1000?1150摄氏度，氧化气氛为氧气和氢气混合的湿氧氧化，氧化时间150?200分钟。
[0011 ] 在步骤3中，在氮气气氛下，离子注入剂量为2E14?4E15个/cm2，注入角度为O?7度，扩散温度为975?1150 °C，扩散时间为120?240min。
[0012]在步骤3中，膜氧化层氧化温度900?1150°C，氧化气氛为氧气和氢气混合的湿氧氧化，膜氧化层厚度约400纳米。
[0013]在步骤5中，当采用APCVD工艺时，工艺温度为350?500°C，工艺气氛为掺杂源、硅烷、氧气按照体积比1:1.5:5?1:1.5:20的混合气氛，掺杂源根据掺杂类型选择乙硼烷或磷烷气氛，其中硅烷为硅烷含量5-30%的掺队混合物，乙硼烷或磷烷气氛为乙硼烷或磷烷含量I?10%的掺队混合物。
[0014]在步骤5中，采用LPCVD工艺时，工艺温度为400?600°C，工艺气氛为掺杂源、硅烷、氧气按照体积比1:1.5:5?1:1.5:20之间，掺杂源根据掺杂类型选择乙硼烷或磷烷气氛，其中硅烷为硅烷含量5-30%的掺队混合物，乙硼烷或磷烷气氛为乙硼烷或磷烷含量I?10%的掺队混合物。
[0015]依照本发明的掺杂二氧化硅通过快速热退火过程导致杂质的再分布改变硅表面浓度，形成极薄变掺杂层，从而实现肖特基二极管势皇高度调整的工艺方法。与传统离子注入法相比，本发明利用了氧化层对掺杂杂质的分凝效应，对具有掺杂层的二氧化硅，在快速热退火中，二氧化硅与硅界面出的杂质会向硅中轻微移动，可以改变硅表面的杂质分布，杂质的分布受快速热退火温度的影响，在较低温度下杂质的移动控制在N型硅的表面处，从而增加N型硅表面小于10纳米范围内电子平均自由程，降低势皇高度。本发明的杂质分布更加均匀，分布更加集中。通过调整二氧化硅掺杂种类、浓度以及快速退火条件等，可以在很宽的范围内获得较为受控的表面浓度控制，使得肖特基势皇二极管势皇窗口区极薄硅外延表面层的变掺杂效果，达到调整势皇高度的目的。
【附图说明】
[0016]图1，在基片上制作氧化层作为钝化层的基片结构示意图。
[0017]图2，一次光刻及腐蚀制作氧化层掺杂窗口的基片结构示意图。
[0018]图3，离子注入制作P型保护环的基片结构示意图。
[0019]图4，二次光刻制作肖特基势皇窗口的基片结构示意图。
[0020]图5，在肖特基势皇窗口主表面制作掺杂二氧化硅的氧化层的基片结构示意图。
[0021]图6，快速退火制作极薄变掺杂层的基片结构示意图。
[0022]图7，本发明与传统离子注入掺杂浓度分布对比图。
【具体实施方式】
[0023]通过掺杂二氧化硅膜调整肖特基二极管势皇高度的工艺方法，以包括有N型单晶硅衬底和N型单晶硅外延层基片为材质，在基片的N型单晶硅外延层上形成氧化层作为钝化层，氧化层厚度大于400纳米；一次光刻及选择性腐蚀去除多余氧化层形成掺杂窗口 ；采用离子注入工艺在掺杂窗口中进行硼掺杂，同时在掺杂窗口中生长膜氧化层形成P型保护环；二次光刻和选择性腐蚀去除多余氧化层形成肖特基势皇窗口主表面；在肖特基势皇窗口主表面淀积形成表面掺杂二氧化硅膜的氧化层，厚度为50?300纳米，掺杂浓度为1E18至1E21个/cm3，工艺气氛为掺杂源、硅烷、氧气按照体积比1:1.5:5?1:1.5:20的混合气氛，掺杂源根据掺杂类型选择乙硼烷或磷烷气氛，其中硅烷为含量5-30%的掺N2混合物，乙硼烷或磷烷气氛为含量I?10%的掺N2混合物，工艺温度350?600摄氏度；在氮气气氛下快速退火将掺杂二氧化硅中的杂质向N型单晶硅外延层中推进，退火温度500?800摄氏度，退火时间5?15秒，在掺杂二氧化硅的氧化层与N型外延层主表面之间形成极薄变掺杂层。具体方法如下。
[0024]使用重掺杂N型单晶硅衬底1