一种隧穿场效应晶体管及其制作方法
【技术领域】
[0001]本发明涉及半导体技术领域，尤其涉及一种隧穿场效应晶体管及其制作方法。
【背景技术】
[0002]CMOS技术是集成电路的核心器件。随着工艺技术的进步，晶体管的尺寸逐渐减小，为芯片带来速度、集成度、功耗以及成本等方面的增益。但目前，晶体管尺寸的缩减受到芯片功率密度的限制。原因主要有两个方面:(I)晶体的供电电压的缩减不能像晶体管尺寸一样缩减；(2)随着物理尺寸的减小，器件的短沟道效应等引起的泄露电流增加。为了能够进一步获得晶体管缩减带来的增益，必须降低晶体管的功耗，其最有效的途径是降低器件的供电电压。但由于MOSFET亚阈值摆幅的60mV/dec物理学限制，降低器件的阈值电压(器件阈值电压与供电电压必须一起降低以保证足够大的驱动电流)会带来器件亚阈电流的增大，使得泄露电流增大。隧穿场效应晶体管(tunnel field effect transistor，简称TFET)由于其独特的带间隧穿的量子力学工作机制，可以突破MOSFET器件的亚阈值摆幅限制，实现器件供电电压的降低。同时，TFET还具有较弱的短沟道效应、关态电流(1ff)低的优点，被认为是可以取代MOSFET的潜在器件架构。
[0003]如图1所示，现有的一种隧穿场效应晶体管900包括:源区91、漏区92、栅区93、沟道区94、栅氧层95、外延层96和衬底97。所述源区91、漏区92和沟道区94设置于所述衬底97上，且所述沟道区94设置于所述源区91和所述漏区92之间。所述外延层96覆盖于所述源区91上的部分区域和所述沟道区94上。所述栅氧层95设置于所述外延层96表面上，所述栅区93设置于所述栅氧层95表面上。其中，所述源区91的掺杂为第一种掺杂，所述漏区92、所述栅区93和所述沟道区94的掺杂为第二种掺杂，所述外延层96的掺杂为第一种掺杂或第二种掺杂。在所述的栅区施加电压时，所述外延层96与所述源区91之间形成隧穿结，所述源区91的载流子向所述外延层96隧穿，载流子的流动方向如图箭头所示，所述栅电场的方向与载流子的方向一致，因此，所述栅电场能够吸引所述载流子，利于载流子的隧穿，载流子进入外延层96后流动到所述漏区92，从而形成电流。
[0004]由于上述所述源区91、漏区92和沟道区94并列设置于所述衬底97上，也就是说，该场效应晶体管900为平面结构，其占用的面积较大，影响芯片集成的密度。
【发明内容】
[0005]本申请实施例提供一种线隧穿场效应晶体管及其制作方法，用于解决现有技术中存在着的由于所述晶体管平面结构，占用的面积较大，影响集成的密度的技术问题。
[0006]本发明实施例第一方面提供一种隧穿场效应晶体管，所述晶体管包括:源区，开设有凹槽；沟道区，设置于所述凹槽内，并连接于所述凹槽底部；漏区，设置于所述沟道区上远离所述凹槽底部的一端；外延层，形成于所述凹槽的内表面上；栅区，位于所述外延层和所述沟道区之间；栅氧层，设置于所述栅区和所述沟道区之间以及所述栅区和所述外延层之间。
[0007]在第一方面第一种可能的实现方式中，所述外延层的掺杂类型与所述源区的掺杂类型相同，或与所述漏区的掺杂类型相同。
[0008]结合第一方面或第一方面的第一种可能的实现方式，在第一方面第二种可能的实现方式中，所述凹槽在所述沟道区相对于所述凹槽底部的延伸方向的截面为梯形、圆形、多边形或者弧形。
[0009]结合第一方面、第一方面的第一或第二种可能的实现方式，在第一方面第三种可能的实现方式中，所述沟道区具体为纳米线。
[0010]结合第一方面、第一方面的第一种、第二种或第三种可能的实现方式，在第一方面第四种可能的实现方式中，所述漏区具体由能隙大于硅的能隙的半导体材料制成。
[0011]本发明实施例第二方面提供一种隧穿场效应晶体管的制作方法，所述方法包括:在衬底上形成第一掺杂类型的源区；在所述源区上形成一凹槽；在所述凹槽内部形成一沟道区，所述沟道区与所述凹槽底部相连；在所述凹槽的内表面上外延生长形成一外延层；在所述沟道区的侧表面和所述外延层的表面形成栅氧层；采用导电材料填充所述栅氧层形成栅区；在所述沟道区上远离所述凹槽底部的一端形成第二掺杂类型的漏区，所述第二掺杂类型与所述第一掺杂类型不同。
[0012]在第二方面第一种可能的实现方式中，在所述在沟道区上远离所述凹槽底部的一端进行第二掺杂类型的掺杂以形成漏区之前，所述方法还包括:在远离所述衬底的表面上沉积隔离层；露出所述沟道区远离所述衬底的一端。
[0013]结合第二方面的第一种可能实现的方式，在第二方面第二种可能的实现方式中，所述方法还包括:在所述隔离层开设两个通孔；在所述两个通孔内沉积金属以分别与所述源区和栅区接触，形成源区和栅区的金属电极；在所述漏区上沉积漏区金属电极。
[0014]结合第二方面、第二方面的第一或第二种可能的实现方式，在第二方面第三种可能的实现方式中，所述外延层的掺杂为第一掺杂类型或者第二掺杂类型。
[0015]结合第二方面、第二方面的第一种、第二种或第三种可能的实现方式，在第二方面第四种可能的实现方式中，所述在沟道区上远离所述凹槽底部的一端形成第二掺杂类型的漏区，具体为:在所述沟道区上远离所述凹槽底部的一端进行所述第二掺杂类型的掺杂以形成所述漏区；或在所述沟道区上远离所述凹槽底部的一端再生形成具有第二掺杂类型的漏区。
[0016]上述隧穿场效应晶体管的沟道区、漏区、栅区等采用竖直架构，均位于所述源区上，而不是设置于同一平面上，因此，减少晶体管占用的面积，用于解决现有技术中存在着的由于所述晶体管平面结构，占用的面积较大，影响集成的密度的技术问题。
【附图说明】
[0017]图1为现有技术的隧穿场效应晶体管的结构不意图
[0018]图2为本申请一实施方式隧穿场效应晶体管的结构示意图；
[0019]图3为图1中隧穿场效应晶体管的A-A剖面示意图；
[0020]图4-图11为图2中所示的隧穿场效应晶体管的制作过程的结构示意图；
[0021]图12为凹槽11在沟道区20相对于凹槽11底部的延伸方向的截面为梯形的结构示意图； 图13为本申请另一实施方式隧穿场效应晶体管的结构示意图；
[0022]图14为本申请又一实施方式隧穿场效应晶体管的结构示意图；
[0023]图15为本申请再一实施方式隧穿场效应晶体管的结构示意图。
【具体实施方式】
[0024]为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
[0025]实施例一
[0026]图2为本申请一实施方式隧穿场效应晶体管的结构示意图。如图2所示，所述隧穿场效应晶体管100包括源区10、沟道区20、漏区30、外延层40、栅区50和栅氧层60。
[0027]同时参阅图2和图3，所述源区10为第一掺杂类型的重掺杂区，重掺杂是指杂质浓度在lE19/cm3至lE21/cm3。所述第一掺杂类型可以为N型掺杂，也可以为P型掺杂。所述源区10可以通过在衬底70上进行第一掺杂类型的掺杂形成。所述衬底70具体可以由体硅、绝缘体上的硅、锗、锗硅或者II1-V族化合物等半导体材料制成。所述源区10上开设有凹槽11。所述凹槽11可以通过光刻技术和离子刻蚀技术在源区上制作形成，所述凹