算机、工业计算机或执行各种功能的逻辑系统采用。例如，所述移动系统可包括个人数字助理(PDA)、便携式计算机、网络平板、移动电话、无线电话、笔记本计算机、存储卡、数字音乐系统和信息发送/接收系统中的任一个。当电子系统1300是可无线通信的设备时，电子系统1300可用于第三代通信系统的通信接口协议中，所述第三代通信系统的通信接口协议例如码分多址(CDMA)、全球移动通信系统(GSM)、北美数字蜂窝网(NADC)、扩展时分多址(E-TDMA)、宽带码分多址(WCDMA)或CDMA2000。
[0080]根据示例实施例的半导体封装件可按照存储卡的形式提供。图22是示出包括根据示例实施例的半导体封装件的存储器系统的示例的框图。如图所示，存储卡1400可包括非易失性存储器装置1410和存储器控制器1420。非易失性存储器装置1410和存储器控制器1420可在其中存储数据或读取存储的数据。非易失性存储器装置1410可包括嵌入在根据示例实施例的半导体封装件中的两个或更多个非易失性存储器芯片。存储器控制器1410可响应于主机的读/写请求来控制非易失性存储器装置1410读取存储的数据或存储数据。
[0081]如前所述，在根据示例实施例的半导体封装件中，单元阵列区和外围电路区分离以分别形成为不同的半导体芯片。包括单元阵列区的多个第一半导体芯片和包括外围电路区的单个第二半导体芯片彼此电连接。因此，半导体封装件的输入电容包括关于第二半导体芯片的负载电容，但不经受关于对应的第一半导体芯片的负载电容，从而使得单负载成为可能。结果，半导体封装件的输入电容可减小。因此，RC延迟可减小，从而实现更高的速度。另外，在制造根据示例实施例的半导体封装件的方法中，可仅执行一次引线接合工艺，从而实现工艺简化。
[0082]虽然已经参照上面描述的一些示例实施例具体示出和描述了示例实施例，但是本领域普通技术人员应该清楚，在不脱离由权利要求限定的示例实施例的精神和范围的情况下，可在其中作出形式和细节上的各种修改。
【主权项】
1.一种半导体封装件，包括: 封装件衬底； 第一半导体芯片，其位于所述封装件衬底的中心区，所述第一半导体芯片包括具有外围电路的外围电路区；以及 第二半导体芯片，其位于所述封装件衬底上并处在所述第一半导体芯片的两侧，所述第二半导体芯片的每一个包括其中设置有存储器单元的单元阵列区，所述第一半导体芯片中的所述外围电路被配置为驱动所述第二半导体芯片中的所述存储器单元。
2.根据权利要求1所述的半导体封装件，其中，所述外围电路区还包括连接区和位线感测放大器区中的至少一个。
3.根据权利要求1所述的半导体封装件，其中， 所述封装件衬底包括形成在其中心区的孔， 所述第一半导体芯片与所述孔重叠，并安装在所述封装件衬底的底表面上， 所述第二半导体芯片位于所述封装件衬底的顶表面上，以及 所述第一半导体芯片和所述第二半导体芯片通过被设置为穿过所述孔的导线彼此电连接。
4.根据权利要求3所述的半导体封装件，还包括: 模制层，其覆盖所述第一半导体芯片和所述第二半导体芯片，并填充所述孔。
5.根据权利要求3所述的半导体封装件，其中， 所述孔的一部分被所述第一半导体芯片暴露出来，并且 所述第一半导体芯片的一个侧表面与所述孔的一个侧表面之间的距离为500 μ m或更大。
6.根据权利要求3所述的半导体封装件，其中， 所述封装件衬底包括位于所述封装件衬底的顶表面上并邻近所述孔的衬底导电图案， 所述第二半导体芯片包括位于各个第二半导体芯片的端部的布线导电图案，并且 所述布线导电图案中的一些通过导线连接至所述衬底导电图案。
7.根据权利要求6所述的半导体封装件，其中，将地/电源电压施加至所述衬底导电图案。
8.根据权利要求1所述的半导体封装件，其中， 所述第二半导体芯片彼此相同， 所述第一半导体芯片包括第一侧和与所述第一侧相对的第二侧，并且位于所述第一半导体芯片的第一侧的第一组第二半导体芯片和位于所述第一半导体芯片的第二侧的第二组第二半导体芯片关于穿过所述封装件衬底的中心的竖直轴线彼此对称地设置。
9.根据权利要求1所述的半导体封装件，其中， 所述第二半导体芯片彼此相同，并且 位于所述第一半导体芯片的第一侧的第二半导体芯片的数量与位于所述第一半导体芯片的第二侧的第二半导体芯片的数量不同，所述第一半导体芯片的第二侧与所述第一半导体芯片的第一侧相对。
10.根据权利要求1所述的半导体封装件，其中，所述封装件衬底包括位于其中心区的上凹陷部分，并且所述第一半导体芯片位于所述上凹陷部分中。
11.根据权利要求10所述的半导体封装件，其中， 所述封装件衬底还包括位于所述上凹陷部分的底部上的衬底导电图案，并且 所述第一半导体芯片包括第一芯片导电图案和第二芯片导电图案， 所述第一芯片导电图案和所述第二芯片导电图案位于所述第一半导体芯片的顶表面上，所述第一芯片导电图案电连接至所述第二半导体芯片，并且所述第二芯片导电图案电连接至所述衬底导电图案。
12.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片嵌入在所述封装件衬底中。
13.根据权利要求12所述的半导体封装件，其中， 所述封装件衬底包括衬底导电图案和衬底内部互连部分，所述衬底导电图案位于所述封装件衬底的顶表面上，所述衬底内部互连部分位于所述封装件衬底中并连接至所述衬底导电图案，并且 所述第一半导体芯片和所述第二半导体芯片通过所述衬底导电图案和所述衬底内部互连部分彼此电连接。
14.根据权利要求1所述的半导体封装件，其中，所述封装件衬底包括位于其中心区的下凹陷部分，并且所述第一半导体芯片位于所述下凹陷部分中。
15.根据权利要求14所述的半导体封装件，其中， 所述第一半导体芯片包括位于其底表面上的芯片导电图案， 所述封装件衬底包括位于其顶表面上的第一衬底导电图案、位于其中的衬底内部互连部分、位于其底表面上的第二衬底导电图案，所述衬底内部互连部分位于所述封装件衬底中并连接至所述第一衬底导电图案，并且所述第二衬底导电图案将所述衬底内部互连部分与所述芯片导电图案彼此连接，并且 所述第一半导体芯片和所述第二半导体芯片通过导线、所述第一衬底导电图案、所述衬底内部互连部分、所述第二衬底导电图案和所述芯片导电图案彼此电连接。
16.一种半导体封装件，包括: 封装件衬底； 第一半导体芯片，其位于所述封装件衬底上，所述第一半导体芯片包括具有外围电路的外围电路区；以及 至少一个第二半导体芯片，其位于所述封装件衬底上，所述第二半导体芯片包括具有存储器单元的单元阵列区，并且所述外围电路被配置为驱动所述存储器单元。
17.—种制造半导体封装件的方法，包括步骤: 将第一半导体芯片叠堆在封装件衬底上，所述第一半导体芯片的每一个包括其中设置有存储器单元的单元阵列区； 将第二半导体芯片安装在所述封装件衬底上，所述第二半导体芯片包括具有外围电路的外围电路区，所述外围电路用于驱动所述存储器单元；以及 形成导线以将所述第一半导体芯片与所述第二半导体芯片彼此电连接。
18.一种半导体封装件，包括: 封装件衬底； 多个第一半导体芯片，每一个第一半导体芯片包括存储器单元；以及 第二半导体芯片，其包括被所述第一半导体芯片共用的外围电路，所述外围电路被配置为将两个或更多个第一半导体芯片中的所述存储器单元一起驱动， 其中所述第一半导体芯片的每一个都不包括被配置为驱动所述存储器单元的外围电路，并且所述第二半导体芯片不包括存储器单元。
19.根据权利要求18所述的半导体封装件，其中，所述封装件衬底包括顶表面、底表面和限定在一个位置处的孔，所述第一半导体芯片位于所述顶表面上，并且所述第二半导体芯片位于所述底表面上并与所述孔重叠。
20.根据权利要求19所述的半导体封装件，其中，所述第二半导体芯片布置为不完全覆盖所述孔。
21.根据权利要求18所述的半导体封装件，其中，所述封装件衬底包括在所述封装件衬底的一个表面上的凹陷部分，并且所述第二半导体芯片位于所述凹陷部分中。
【专利摘要】本发明提供了一种半导体封装件及其制造方法，在该半导体封装件中，单元阵列区和外围电路区分别形成为不同的半导体芯片。包括存储器单元的第一半导体芯片与仅包括由第一半导体芯片共用的外围电路的第二半导体芯片彼此电连接。因此，半导体封装件的负载电容可减小。结果，半导体封装件的RC延迟可减小，从而提高了半导体封装件的操作速度。
【IPC分类】H01L23-12, H01L21-58
【公开号】CN104576546
【申请号】CN201410566487
【发明人】洪民基
【申请人】三星电子株式会社
【公开日】2015年4月29日
【申请日】2014年10月22日
【公告号】US20150108663