br>[0097]图7是根据比较例的印刷电路板的截面图。
[0098]参见图7，根据比较例的印刷电路板包括:第一基板10 ;柱状突起301，位于第一基板10的第一安装区域；以及焊料突起20，位于第一基板10的第二安装区域。此处，柱状突起301的上表面为平面形。
[0099]根据比较例的柱状突起301的结构，由于柱状突起301与位于柱状突起301的上表面上的焊料突起(参见图3的引用编号40)之间的接合面具有曲面和平面的接合结构(封装突起结构)，与本实施例的情况相比，接合区域相对小，因此降低了接合性。此外，在这种结构的半导体封装中，当例如底胶等的填充材料填充在印刷电路板与封装基板之间的间隙中时，封装突起结构中很有可能会产生缺陷，并导致半导体封装的良率降低。
[0100]另外，在比较例的情况中，在FC POP型半导体封装(覆晶层叠封装)中，与本实施例相比，印刷电路板与以覆晶方式连接到该印刷电路板上部的封装基板之间的接合面积相对较小(例如，小于约1/2，参见图8的引用编号40和82的接合结构)。因此，在半导体封装的耐用性和确保稳定导电连接的可靠性上，会存在问题。
[0101]然而，在前文结合图1至图6说明的本实施例的情况中，由于该柱状突起的上表面形成为凹形，在用于形成该封装突起的柱状突起和焊料突起的接合结构中，该焊料突起被稳固地固定在该柱状突起的上表面并且部分地插入到其中，因此可以有效地解决比较例中出现的问题，从而提供高可靠性的半导体封装。
[0102]图8是根据本发明一个实施例的半导体封装的截面示意图。
[0103]参见图8，根据本实施例的半导体封装可以包括:第一基板10 ;第一安装区域的外部电路层12 ;第二安装区域的外部电路层12a ;阻焊剂13 ;第一安装区域的封装突起；第二安装区域的焊料突起40a ;半导体元件60 ;底胶70 ;第二基板80 ;在第二基板上的电极图案82 ;在第二基板上的半导体元件90 ；以及接合线92。
[0104]此处，该封装突起包括在外部电路层12上的柱状突起30和部分地插入柱状突起30的凹形上表面中的焊料突起40。
[0105]在本实施例中，第一基板10、外部电路层12、外部电路层12a、阻焊剂13、封装突起、焊料突起40a、半导体60和底胶70组成FC POP(覆晶层叠封装)中的印刷电路板或封装基板(第一封装基板)或下封装。半导体元件60可以是存储器芯片或微处理器芯片。
[0106]另外，第二基板80、电极图案82、半导体元件90和接合线92组成FC POP (覆晶层叠封装)中的封装基板(第二封装基板)或上封装。半导体元件90可以是微处理器芯片或存储器芯片。
[0107]另外，本实施例的半导体封装可以具有另一个焊料突起42，用于将该半导体封装以覆晶方式安装在另一个印刷电路板或另一个封装基板上(第三封装基板)。焊料突起42可以设置在第一基板10的下表面上。
[0108]根据本实施例，在该半导体封装中可以实现具有高可靠性的封装突起，从而可以提供具有高可靠性的FC POP型的半导体封装。
[0109]同时，在前述实施例中，尽管描述了通过使用无电镀层作为种子层的电镀工艺来形成该柱状突起，但本发明不应受到这种配置的限制。通过使用Au作为无电镀层和电镀层的材料可以实现具有凹形上表面的柱状突起，Au在金属中具有最低的电阻率(约1.59μ Ωcm)并且具有高的电迁移抗性。
[0110]如前文所述，本发明的一些实施例的优点在于，该印刷电路板和该印刷电路板的制造方法可以提高在FC POP(覆晶层叠封装)中使用的印刷电路板等与以覆晶方式连接到印刷电路板上部的封装基板之间的接合能力的可靠性。
[0111]本发明的一些实施例的优点在于，通过柱状突起与焊料突起之间的接合结构可以实现微小的突起间距，并且可以确保接合可靠性，从而提供具有高可靠性的覆晶结构的半导体封装，其可以用于移动装置等。
[0112]本发明的一些实施例的优点在于，可以改善下封装和上封装之间的间隔距离的设计自由度，并且可以改善焊料突起和封装电极之间的接合能力的可靠性。
[0113]本发明的一些实施例的优点在于，通过覆晶封装技术可以容易地形成突起，并且可以以较低的成本提供具有改善的突起容量的印刷电路板和该印刷电路板的制造方法和使用该印刷电路板的半导体封装。
[0114]如前所述，在对本发明进行详细描述时，描述了本发明的示例性实施例，应当理解，本领域技术人员在不脱离本发明的精神和范围的前提下可以做出修改和变化。因此，应当理解前述是对本发明的说明，并且不应被理解为限制于所公开的具体实施例，并且对所公开的修改以及其它实施例被认为包括在所附权利要求书及其等同物的范围内。
【主权项】
1.一种用于半导体封装的印刷电路板，包括: 第一基板，所述第一基板具有用于安装封装基板的第一安装区域和用于安装半导体元件的第二安装区域； 所述第一基板的单层或多层电路图案；以及 柱状突起，所述柱状突起的上表面具有用于收纳球形或椭球形的焊料球的圆弧形的凹形部分，所述柱状突起设置在所述第一安装区域的外绝缘层上并且连接到所述电路图案。
2.根据权利要求1所述的印刷电路板,其中所述凹形部分的半径为20μ m至100 μ m。
3.根据权利要求2所述的印刷电路板，其中所述凹形部分的曲率为Iμ πΓ1至O-Olym10
4.根据权利要求1所述的印刷电路板，进一步包括在所述外绝缘层上的阻焊剂，其中，所述阻焊剂的一部分部分地插入到所述外绝缘层的外部电路层与所述柱状突起之间的间隙中。
5.根据权利要求1所述的印刷电路板,其中所述柱状突起的高度为50μπι至400μπι，并且所述凹形部分的最大深度为20 μ m。
6.根据权利要求1所述的印刷电路板,其中所述柱状突起的材料包括Cu、Ag、Au、Al、Cr、Sn、Pb、T1、W、N1、V、P 或它们的组合。
7.根据权利要求1所述的印刷电路板，进一步包括用于掩埋所述柱状突起的外围的底胶。
8.根据权利要求1所述的印刷电路板，进一步包括存储器芯片或微处理器芯片，所述存储器芯片或微处理器芯片连接到所述电路图案并以覆晶方式被安装在所述第二安装区域中。
9.一种用于半导体封装的印刷电路板的制造方法，包括: 制备具有单层或多层电路图案的第一基板；以及 形成柱状突起，所述柱状突起的上表面具有用于收纳球形或椭球形的焊料球的圆弧形的凹形部分，所述柱状突起被设置在所述第一基板的用于安装封装基板的第一安装区域中并且连接到所述电路图案。
10.根据权利要求9所述的印刷电路板的制造方法，进一步包括在制备所述第一基板后，在所述第一基板的第二安装区域中以覆晶方式安装连接到所述电路图案的半导体元件。
11.一种半导体封装，包括: 权利要求1至8中的任一项所述的印刷电路板； 在所述印刷电路板上的柱状突起的上表面的凹形部分上的焊料突起；以及 在所述焊料突起上的封装基板。
12.根据权利要求11所述的半导体封装，进一步包括存储器芯片或微处理器芯片，所述存储器芯片或微处理器芯片安装在所述印刷电路板上并且连接到所述印刷电路板的电路图案。
【专利摘要】提供了一种可以被用作封装基板的印刷电路板，一种制造该印刷电路板的方法，以及使用该印刷电路板的半导体封装，该印刷电路板包括：第一基板，该第一基板具有用于安装封装基板的第一安装区域和用于安装半导体元件的第二安装区域；该第一基板的单层或多层电路图案；以及柱状突起，该柱状突起设置在该第一安装区域的外绝缘层上并连接到该电路图案并且具有凹形上表面。
【IPC分类】H01L21-58, H01L21-50, H01L23-12, H01L21-60
【公开号】CN104576547
【申请号】CN201410584905
【发明人】李知行, 金东先, 柳盛旭
【申请人】Lg伊诺特有限公司
【公开日】2015年4月29日
【申请日】2014年10月27日
【公告号】EP2866257A2, EP2866257A3, US20150115426