一种薄膜晶体管及其制备方法和应用
【技术领域】
[0001] 本发明涉及显示技术领域，具体涉及一种薄膜晶体管及其制备方法，以及在平板 显示装置中的应用。
【背景技术】
[0002] 近年来，随着有源矩阵平板显示装置尺寸的不断增大，驱动电路的频率不断提 高，现有的非晶硅薄膜晶体管迁移率很难满足要求；非晶硅薄膜晶体管的迁移率一般在 0. 5cm2/V?S左右，而超过80in的有源矩阵平板显示装置，驱动频率为120Hz时需要lcm2/ V?s以上的迁移率。
[0003] 现有技术中，高迁移率的薄膜晶体管主要有多晶硅薄膜晶体管和金属氧化物薄膜 晶体管。其中，多晶硅薄膜晶体管制备过程中所需的准分子激光退火晶化（ELA)工艺成本 很高，无论是生产过程、生产线的维修维护，还是生产线的升级换代，都不能轻易实现；而 且，随着人们对大尺寸显示器件需求的增加，大尺寸的LTPS的均一性和稳定性也受到了考 验，因此，现有技术中的多晶硅薄膜晶体管仍局限于在小尺寸显示器件中的应用。而以IGZ0 (英文全称为IndiumGalliumZincOxide,译为铟镓锌氧化物)、IZ0 (英文全称为Indium ZincOxide，译为氧化铟锌）等金属氧化物为有源层的薄膜晶体管，迁移率高、均一性好、透 明、制作工艺简单，可以更好地满足大尺寸有源矩阵平板显示装置的需求，受到了人们的广 泛关注，成为近年来的研究热点。
[0004] 然而，金属氧化物半导体对水、氧以及光线很敏感，应用有金属氧化物薄膜晶体管 的平板显示器件在长期使用过程中，外部环境中的水、氧以及光线会穿越设置在薄膜晶体 管氧化物半导体层上的各膜层，在氧化物半导体层中产生深能级缺陷（trap)态；金属氧化 物薄膜晶体管工作时，在电应力的作用下，这些缺陷态处会捕获电子，导致薄膜晶体管阈值 电压偏移等问题，从而影响薄膜晶体管的稳定性，进而影响平板显示装置的性能。
[0005] 现有技术中，通常从抑制金属氧化物半导体中缺陷态产生的角度入手，通过在金 属氧化物半导体层上设置光阻挡层、刻蚀阻挡层、水氧阻隔层等以减少渗透到达金属氧化 物半导体层中的水、氧以及光线，从而抑制缺陷态的产生。该方法虽然能够减少水、氧以及 光线进入金属氧化物半导体层，但不能完全阻止水、氧以及光线进入，即使在一段时间内能 够抑制缺陷态的产生，但是随着平板显示装置的使用时间延长，金属氧化物半导体层中总 有缺陷态产生，即一定会出现阈值电压偏移等问题，严重影响平板显示装置性能。
【发明内容】
[0006] 为此，本发明所要解决的是现有技术中金属氧化物薄膜晶体管性能不稳定，严重 影响平板显示设备性能的问题。
[0007] 为解决上述技术问题，本发明采用的技术方案如下：
[0008] 本发明所述的一种薄膜晶体管，包括衬底，在所述衬底同侧沿垂直于衬底方向设 置的栅极层、金属氧化物半导体层、源/漏电极层、以及将所述栅极层、所述金属氧化物半 导体层、所述源/漏电极层彼此分开的一层或多层绝缘层，所述源/漏电极层中的源极和漏 极分别与所述金属氧化物半导体层接触连接，在所述衬底上还直接依次形成有电加热层和 缓冲层，所述金属氧化物半导体层设置在所述缓冲层上，所述电加热层在所述衬底上的投 影区域覆盖所述金属氧化物半导体层在所述衬底上的投影区域。
[0009] 所述电加热层为电阻率高于1.OPQ?cm的一层导电材料层或多层导电材料堆叠 结构层。
[0010] 所述导电材料为铜、铝、钥、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或 多种。
[0011] 所述电加热层的厚度为lnm-10iim。
[0012] 所述缓冲层为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的 堆叠结构层。
[0013] 所述缓冲层厚度为lnm-10i!m。
[0014] 所述金属氧化物半导体层上还设置有刻蚀阻挡层、光线阻挡层、钝化层中的一种 或多种的堆叠结构。
[0015] 所述刻蚀阻挡层为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材 料的堆叠结构层；所述光线阻挡层为铜、铝、钥、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中 的一种或多种材料的堆叠结构层；所述钝化层为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛 中的一种或多种材料的堆叠结构层。
[0016] 本发明所述的一种薄膜晶体管的制备方法，包括如下步骤：
[0017] S1、在所述衬底上自下而上直接依次形成电加热层和缓冲层；
[0018] S2、在所述缓冲层上形成栅极层、金属氧化物半导体层、源/漏电极层、以及将所 述栅极层、所述金属氧化物半导体层、所述源/漏电极层彼此分开的一层或多层绝缘层，所 述源/漏电极层中的源极和漏极分别与所述金属氧化物半导体层接触连接。
[0019] 所述电加热层为电阻率高于1.OilQ?〇!!的一层导电材料层或多层导电材料堆叠 结构层。
[0020] 所述导电材料为铜、铝、钥、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或 多种。
[0021] 所述电加热层的厚度为Inm-lOilm。
[0022] 步骤S2中，所述绝缘层包括栅极绝缘层；所述栅极层直接形成在所述缓冲层上； 所述栅极绝缘层也直接形成于所述缓冲层上，并覆盖所述栅极层；所述金属氧化物半导体 层直接形成在所述栅极绝缘层上，并设置在所述栅极层的垂直上方。
[0023] 本发明所述的一种平板显示装置，包括显示单元，所述显示单元进一步包括第一 电极；
[0024] 所述平板显示装置还包括所述的薄膜晶体管，所述第一电极与所述薄膜晶体管的 源极或漏极电连接。
[0025] 所述平板显示装置为液晶显示装置或有机发光显示装置。
[0026] 本发明所述的薄膜晶体管的使用方法，所述薄膜晶体管处于关断状态时，对所述 电加热层施加电压，产生热量。
[0027] 本发明的上述技术方案相比现有技术具有以下优点：
[0028] 1、本发明所述的一种薄膜晶体管，在衬底上还直接依次形成有电加热层和缓冲 层，金属氧化物半导体层设置在缓冲层上，电加热层在衬底上的投影区域覆盖金属氧化物 半导体层在衬底上的投影区域；薄膜晶体管处于关断状态时，对电加热层施加电压，产生热 量并传递给金属氧化物半导体层，促使被金属氧化物半导体层中缺陷态捕获的电子释放出 来，修复缺陷态，从而使得薄膜晶体管特性有所恢复，提高薄膜晶体管的稳定性。
[0029] 2、本发明所述的一种薄膜晶体管的制备方法，仅通过在衬底上设置电加热层以及 将电加热层与所述薄膜晶体管绝缘的缓冲层就可以实现薄膜晶体管稳定性的提高，制备工 艺简单、成本低、易实现工业化生产。
[0030] 3、本发明所述的一种平板显示装置，在薄膜晶体管的金属氧化物半导体下侧设置 电加热层，当薄膜晶体管处于关断状态时，对电加热层施加电压，产生热量并传递给金属氧 化物半导体层，促使被金属氧化物半导体层中缺陷态捕获的电子释放出来，修复缺陷态，从 而使得薄膜晶体管特性有所恢复，提高薄膜晶体管的稳定性，从而优化平板显示装置的性 能。
【附图说明】
[0031] 为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合 附图，对本发明作进一步详细的说明，其中
[0032] 图1本发明所述薄膜晶体管的剖视图；
[0033] 图2是本发明实施例2中一种平板显示装置的驱动电路图。
[0034] 图中附图标记表示为：100-衬底、110-电加热层、120-缓冲层、210-栅极层、 220-栅极绝缘层、230-金属氧化物半导体层、241-源极、242-漏极。
【具体实施方式】
[0035] 为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实 施方式作进一步地详细描述。
[0036] 本发明可以以许多不同的形式实施，而不应该被理解为限于在此阐述的实施例。 相反，提供这些实施例，使得本公开将是彻底和完整的，并且将把本发明的构思充分传达给 本领域技术人员，本发明将仅由权利要求来限定。在附图中，为了清晰起见，会夸大层和区 域的尺寸和相对尺寸。应当理解的是，当元件例如层、区域或基板被称作"形成在"或"设置 在"另一元件"上"时，该元件可以直接设置在所述另一元件上，或者也可以存在中间元件。 相反，当元件被称作"直接形成在"或"直接设置在"另一元件上时，不存在中间元件。当元 件被称为设置在另一元件的"垂直上方"时，该元件与另一元件的中心的连线垂直于基板。
[0037] 实施例1
[0038] 本实施例提供一种薄膜晶体管及其制备方法，如图1所示，所述薄膜晶体管包括 衬底100,在所述衬底100同侧沿垂直于所述衬底100方向依次电加热层110、缓冲层120、 栅极层210、栅极绝缘层220、金属氧化物半导体层230以及源/漏电极层，所述源/漏电极 层中的源极和漏极分别与所述金属氧化物半导体层230接触连接。其中，所述电加热层110 在所述衬底100上的投影区域覆盖所述金属氧化物半导体层230在所述衬底100上的投影 区域；所述薄膜晶体管处于关断状态时，对所述电加热层施加电压，产生热量。
[0039] 本实施例中所述薄膜晶体管为底栅结构，作为本发明的其他实施例，所述薄膜晶 体管还可以为顶栅结构或双栅结构，均可以实现本发明的目的属于本发明的保护范围。
[0040] 所述电加热层110选自但不限于铜、铝、钥、钛、铟锡氧化物、铟锌氧化物、掺杂多 晶硅等电阻率高于LOliQ 的一种形成的导电材料层或多种形成的多层导电材料堆叠 结构层，本实施例优选钥层，厚度为200nm;作为本发明的其他实施例，所述电加热层110的 厚度lnm-10um，均可以实现本发明的目的，属于本发明的保护范围。
[0041] 所述缓冲层120选自但不限于氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一 种或多种材料的堆叠结构层，本实施例优选氧化硅层，厚度为200nm;作为本发明的其他实 施例，所述缓冲层120的厚度为lnm-10ym，均可以实现本发明的目的，属于本发明的保护 范围。
[0042] 作为本发明的其他实施例，所述金属氧化物半导体层上还可以设置有刻蚀阻挡 层、光线阻挡层、钝化层中的一种或多种的堆叠结构；所述刻蚀阻挡层选自但不限于为氧化 硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层，所述光线阻挡层 选自但不限于铜、铝、钥、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的 堆叠结构层，所述钝化层选自但不限于氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种 或多种材料的堆叠结构层，均可以实现本发明的目的，属于本发明的保护范围。