外延晶片及其制造方法
【技术领域】
[0001]本发明涉及制造外延晶片的方法，并且更特别地，涉及表面缺陷密度降低且掺杂均匀性得到改进的外延晶片及其制造方法。
【背景技术】
[0002]通常，外延生长包括化学气相沉积过程，并且衬底例如单晶硅晶片被加热，同时气态、液态或固态的硅化合物通过衬底的表面转移并发生热分解或分解。当单晶硅晶片用作衬底时，通过连续生长单晶结构来堆叠硅。因而，存在于衬底表面上的缺陷例如凝聚硅自间隙缺陷等可能直接影响外延晶片的质量。在对质量的影响方面，存在于衬底表面上的缺陷与连续生长单晶结构一同连续地生长，从而这可能引起形成新的晶体缺陷，即在外延层中的生长缺陷。例如，可能形成表面缺陷，例如外延堆叠缺陷以及在约0.1微米至10微米的范围内的小丘(hillock)。因此，在外延生长过程中需要制造基本上没有这样的表面缺陷问题的衬底的方法和工艺。
[0003]此外，重要的是，掺杂的外延晶片从中心到边缘具有满足根据设计规格的需求范围的掺杂均匀性。因此，需要能够改进掺杂均匀性的制造外延晶片的方法和工艺。
【发明内容】
[0004]技术问题
[0005]本发明涉及提供一种高质量外延晶片及其制造方法，在该外延晶片中，表面缺陷密度降低，掺杂均匀性得到改进，从而改进了特性和良品率。技术方案
[0006]本发明的一个方面提供了一种制造外延晶片的方法，该方法包括:预生长步骤，在布置在室中的半导体晶片上注入用于外延生长的反应源并且在预定的第一生长速率下以及在预定的第一生长温度下生长外延层至预定的第一厚度；热处理步骤，对通过预生长步骤生长的外延层执行一定时间的热处理；以及后续生长步骤，在经热处理的半导体晶片上注入反应源并且在预定的第二生长速率下和在预定的第二生长温度下生长外延层至目标厚度，并且第一生长速率小于第二生长速率。
[0007]在一个实施方案中，第一生长温度可以低于第二生长温度。
[0008]在另一实施方案中，半导体晶片可以是碳化硅晶片并且反应源可以是包含碳和硅的固态、液态或气态的材料。
[0009]在又一实施方案中，可以将第二生长温度设置在1500°C至1700°C的范围内，并且可以将第一生长温度设置在1400°C至1500°C的范围内，可以将第二生长速率设置成20 μπι/h或更大，并且将第一生长速率设置成5 μπι/h或更小，并且可以将第一厚度设置在0.5 μ m至1.0 μ m的范围内。
[0010]在又一实施方案中，在热处理步骤中的热处理温度可以设置在1500°C至1700°C的范围内。
[0011]有益效果
[0012]根据本发明的不例性实施方案，能够制造尚质量外延晶片，在该外延晶片中，表面缺陷密度降低并且掺杂均匀性得到改进，从而改进了特性和良品率。
【附图说明】
[0013]图1是用于描述根据本发明的示例性实施方案的制造外延晶片的工艺的图。
[0014]图2是示出根据本发明的示例性实施方案的制造外延晶片的方法的流程图。
[0015]图3是示出在根据本发明的示例性实施方案的制造外延晶片的方法中的生长条件的实例的曲线图。
[0016]图4是示出根据本发明的示例性实施方案的外延晶片的示意图。
【具体实施方式】
[0017]通过附图中的示例的方式示出本发明的具体实施方案，并且将在本文中对其进行详细描述，同时本发明可接受各种修改和替代形式。然而，应该理解的是，无意于将本发明限制于所公开的具体形式，而相反，本发明将涵盖落入本发明的精神和范围内的所有修改方案、等同方案和替代方案。
[0018]当认为相关的公知的功能和构造的具体描述可能使实施方案的主题不清楚时，将省略那些具体描述。此外，本文中所使用的表述(例如，第一、第二等)仅用于使一个要素区分于另一要素。
[0019]本发明提供了一种能够降低所制造的外延晶片的表面缺陷密度的方法。可以通过变量(例如在初始阶段注入的反应气体的流量、生长温度、压强、总流量、C/Si比、Si/仏比等)来改变外延晶片的表面缺陷密度。本发明提供了一种用于使表面缺陷密度降低至0.5/cm2或更小(即每Icm20.5个缺陷或更少)的方法。为此，本发明使用了控制如下参数的方法:生长温度、生长速率(即注入的反应气体的流量)、待在预生长步骤中生长的外延层的厚度、以及C/Si比。此外，通过根据本发明的实施方案的制造外延晶片的方法也可以改进掺杂均匀性。这可以通过下面的附图的具体描述来清楚地理解。
[0020]图1是用于描述根据本发明的示例性实施方案的制造外延晶片的工艺的图，并且图2是示出根据本发明的示例性实施方案的制造外延晶片的方法的流程图。图3是示出在根据本发明的示例性实施方案的制造外延晶片的方法中的生长条件的实例的曲线图。
[0021]在下文中，将基于图2的流程图参照图1和图3详细地描述根据本发明的示例性实施方案的制造外延晶片的方法。
[0022]参照图2，在本发明的示例性实施方案中，将半导体晶片110(参见图1)布置在反应室中(S210)，然后执行预生长步骤(参见图1) (S220)。
[0023]参照图1，尽管示出了碳化硅基晶片(4H_SiC晶片)，但是晶片可以根据最终制造的器件或者产品而不同。
[0024]在执行在上述的半导体晶片上堆叠特定材料的过程之前，由于堆叠层之间的晶格常数失配问题而难以确保堆叠可靠性。为了减轻该问题，广泛使用如下方法:在该方法中，通过在半导体晶片上堆叠(生长)外延层115，可以将外延层115 (参见图1)用作一种缓冲层O
[0025]然而，在外延层的生长过程中，可能产生表面缺陷，当表面缺陷大于或等于允许值时(通常，当表面缺陷密度大于1/cm2时)，半导体晶片不涉及用作产品的衬底。因此，在本发明的示例性实施方案中，图2的S220中的预生长步骤用作将表面缺陷密度降低至0.5/cm2或更小的方法。
[0026]根据本发明的示例性实施方案，在小于S240中的后续生长步骤中的生长速率(在下文中，称为第二生长速率)的生长速率(在下文中，称为第一生长速率)下执行预生长步骤。此外，可以在低于S240中的后续生长步骤中的生长温度(在下文中，称为第二生长温度)的生长温度(在下文中，称为第一生长温度)下执行预生长步骤。
[0027]例如，在后续生长步骤中的生长温度被设置在1500°C至1700°C的范围内的情况下，可以将预生长步骤中的生长温度设置在1400°C至1500°C的范围内。
[0028]也就是说，预生长步骤是如下过程:当将用于外延生长的反应源注入至反应室中内时，在小于第二生长速率的第一生长速率下且在低于第二生长温度的第一生长温度下在半导体晶片上生长外延层。
[0029]在此，反应源根据作为外延层堆叠的对象的半导体晶片的材料或类型而不同。例如，如图1所示，在半导体晶片110为碳化硅基晶片的情况下，可以使用能够使晶格常数匹配的含硅化合物的固态、液态或气态的材料(例如SiH4+C3H8+H2、MTS(CH3SiCl3)、TCS(SiHCl3KSixCj^)作为反应源。
[0030]在这种情况下，例如，可以将第一生长速率设置成5 μπι/h或更小(即使外延层每小时堆叠成具有5 μπι或更小的范围内的厚度的速率)。在此，可以通过控制注入室中的反应源的流量来控制生长速率。
[0031]通常，在以快的生长速率执行外延生长的情况下，外延层的均匀堆叠(生长)可能是困难的。因此，在上述预生长步骤中，由于保持了预定的生长温度，所以来自反应源的原子之间的移动性增加，并且准备了能够进行均匀生长的环境。然后，因为生长速率降低，所以给予了原子在半导体晶片上均匀分布并生长的时间。此外，可以降低形成在外延层内部的位错密度。
[0032]因此，通过执行预