半导体装置及其制造方法
【技术领域】
[0001] 本发明设及具有通过质子注入而形成的缓冲层的PiN(p-intrinsic-n)二极管和 IGBT (Insulated Gate Bipolar Transistor;绝缘栅双极型晶体管）等的半导体装置及其 制造方法。
【背景技术】
[0002] 作为电力用半导体装置，已知有具有400V、600V、1200V、1700V、3300V的耐压或其 W上的耐压的二极管、IGBT等。该些元件可用于转换器、逆变器等电力变换装置，且要求低 损耗、低噪声、高耐破坏量、W及低成本。
[0003] 图8是表示具有一般的n型缓冲层55的PiN二极管500的主要部分的剖视图。如 图8所示，PiN二极管500具备作为n型娃基板51的一部分的n型漂移层52,在n型娃基 板51的第一主面形成作为P型阳极层53的P型层，在与第一主面对置的第二主面形成作 为n型阴极层54和n型缓冲层55的n型层。并且，在n型娃基板51的第一主面，W包围 P型阳极层53的方式形成作为高耐压结终端结构61的P型层62 (P型护圈层）。此外，图 8中的符号58为阳极，59为阴极，63为终端电极，64为绝缘膜。
[0004] 对n型阴极层54要求具有用于防止耗尽层穿通（指耗尽层到达阴极59)所需要 的载流子浓度和扩散深度。在n型漂移层52的内部，为了抑制耗尽层的扩散，例如形成杂 质浓度比n型漂移层52高的n型缓冲层55。作为在从n型娃基板51的第二主面起算比 n型阴极层54深的位置W与n型阴极层54接触的方式形成n型缓冲层55的方法，已提出 用于形成n型缓冲层55的离子注入的渗杂剂使用扩散系数大的砸（Se)原子等的方法。另 夕F，作为形成n型缓冲层55的其它方法，已知有在比较低的加速电压下，通过可得到较深的 射程的氨（H)离子（质子）的注入形成氨致施主的方法。
[0005] 接着，对该氨致施主进行说明。通过对包含氧做原子的n型娃基板51(例 如利用FZ(Float Zone;区烙）法而形成的块状基板（晶片））注入质子，从而在因 注入而产生的空穴（V)缺陷中，氨做原子与氧做原子结合而变成复合缺陷，产生 V0H(Vacancy-0xide-Hy化ogen，空穴-氧化物-氨）缺陷。该V0H缺陷变为供给电子的施 主（氨致施主）。进而，通过在注入质子后进行热处理，从而V0H缺陷密度增加，施主浓度也 增加，形成杂质浓度比n型漂移层52高的n型缓冲层55。
[0006] 用于提高V0H缺陷的施主浓度的活性化工序可W利用380°c左右的低温退火（热 处理）来实现。因此，可W在减薄厚度（薄厚化）前的厚晶片上，预先形成利用高温工序形 成的正面结构，其后，从背面磨削晶片减薄至产品厚度后，利用低温退火形成背面结构。通 过将用于形成背面结构的退火设为低温退火，能够在产品厚度薄的薄型二极管、薄型IGBT 的制造工序中，在薄厚化前的厚晶片预先形成构成正面结构的正面电极和/或纯化膜。由 此，在减薄晶片的厚度后的工序中，仅形成构成背面结构的背面电极。因此，能够大幅度缩 短使晶片薄厚化后的工序个数。
[0007] 另外，在PiN二极管500中，构成为，在P型阳极层53与n型阴极层54之间的n型 娃基板51的内部靠近p阳极层53形成n缓冲层55,在阴极侧残留载流子浓度低的层。通 过该构成，能够提高作为少数载流子的空穴的积蓄效应。其结果，即使n型漂移层52 (n型 娃基板51的P型阳极层53与n型缓冲层55之间的区域）变薄也能够形成具有良好的软 恢复特性的二极管。
[000引该n型缓冲层55通过在多次质子注入中偏移射程化而将质子射入n型娃基板51， 由此能够形成在深度方向等效地具有宽阔的载流子浓度分布的厚度的厚n型缓冲层。在下 述专利文献1中，记载了通过质子注入而形成的n型层的载流子浓度（杂质浓度）。但是， 并没有记载减少因质子注入而导致的结晶缺陷的方法。
[0009] 在下述专利文献2中，作为减少因质子注入而导致的结晶缺陷的方法，记载了在 350°C下进行退火（热处理）的方法。在下述专利文献3的图2中，公开了 IGBT中的注入 了质子而形成的n型缓冲层。另外，记载了在质子通过的区域中利用质子的施主化而形成 的n型缓冲层的载流子浓度不低于基板的载流子浓度。
[0010] 在下述专利文献4的图3、图4、图5中，同样记载了具有利用质子的施主化而得到 的n型缓冲层的晶闽管、IGBT、二极管。另外，记载了为了使利用质子注入形成的结晶缺陷 恢复并进行质子的施主化而进行200°C?550°C的温度下的热处理。
[0011] 在下述专利文献5的图2中，记载了形成在专利文献5的图4的二极管或者图5 的IGBT的利用质子的施主化而得到的多个n型缓冲层的载流子浓度分布。另外，记载了在 质子通过的区域中利用质子的施主化而形成的n型缓冲层的载流子浓度不低于基板的载 流子浓度。
[0012] 在下述专利文献6中，记载了通过将n型缓冲层形成在n型漂移层的中央部，可得 到二极管的软恢复特性。
[0013] 现有技术文献
[0014] 专利文献
[0015] 专利文献1:日本特再公表2000-16408号公报
[0016] 专利文献2:日本特开2000-77350号公报
[0017] 专利文献3:美国专利申请公开第2006/205122号说明书
[0018] 专利文献4:美国专利申请公开第2006/286753号说明书
[0019] 专利文献5:美国专利申请公开第2006/81923号说明书
[0020] 专利文献6:日本特开2003-152198号公报
【发明内容】
[0021] 技术问题
[0022] 然而，在积蓄载流子少的情况（诸如低电流和/或低温时）下，电子浓度接近于施 主浓度。因此，如上所述，即使将n型缓冲层55设为宽阔的载流子浓度分布的情况下，也可 通过电子的负电荷与施主的正电荷而保持电荷中性条件（电子浓度=施主浓度+空穴浓 度）。其结果，作为少数载流子的空穴的浓度显著降低，反向恢复时空穴的枯竭提早，会产生 大的浪涌电压和/或振荡。
[0023] 另外，使半导体装置高耐压化的情况下，为了有效地抑制大的浪涌电压和/或振 荡，需要使n型缓冲层55的深度比上述专利文献5的图2所示的15 ym深。
[0024] 但是，为了加深n型缓冲层55,需要提高质子注入的加速能量。若提高加速能量， 则由于注入损伤而在结晶内产生缺陷。该结晶缺陷通过用于施主化的热处理无法完全恢 复的情况下，残留的结晶缺陷作为对积蓄载流子的寿命抑制因数发挥作用，使少数载流子 (空穴）的浓度降低。该样，PiN二极管500的反向恢复时和/或IGBT的关断时等该样的 开关动作时，作为少数载流子的空穴的枯竭提早，大的浪涌电压或电压、电流产生振荡。该 振荡作为放射噪声被放射到外部，产生EMC巧lectro-Magnetic Compatibility ;电磁兼容 性）障碍等。另外，该结晶缺陷成为增大PiN二极管500和/或IGBT的漏电流的原因。
[0025] 本发明为了消除上述的现有技术中的问题，目的在于提供一种具有利用质子注入 而形成的比15 y m深的n型缓冲层，并且漏电流和/或发生损耗小，且能够抑制开关动作时 的电压、电流的振荡的高耐压的半导体装置及其制造方法。
[0026] 技术方案
[0027] 为了解决上述的课题，实现本发明的目的，本发明的半导体装置具有如下的特征。 在n型半导体基板的内部，设置有n型漂移层。在上述n型半导体基板的第一主面的表面 层，与上述n型漂移层接触地设置有P型层。在上述n型半导体基板的第二主面侧，与上述 n型漂移层接触地设置有n型层。上述n型层由导入到上述n型半导体基板的氨被施主化 而成的、从上述n型半导体基板的第二主面起算的深度不同的多个n型缓冲层构成。多个