Flash器件源极多晶硅的形成方法
【技术领域】
[0001]本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种Flash器件源极多晶娃(Source Poly)的形成方法。
【背景技术】
[0002]如图1所示，是现有Flash器件源极多晶硅的形成方法在CMP前的器件结构示意图；如图2所示，是现有Flash器件源极多晶硅的形成方法在CMP后的器件结构示意图；现有Flash器件源极多晶硅的形成方法包括如下步骤:
[0003]步骤一、在半导体衬底如硅衬底101中形成场氧隔离结构102，场氧隔离结构102为浅沟槽隔离结构或局部场氧隔离结构。在半导体衬底101表面依次形成栅介质层如栅氧化层103、多晶硅栅104和氮化硅层105的叠加结构。
[0004]步骤二、采用光刻刻蚀工艺依次对氮化硅层105、多晶硅栅104和栅介质层103进行刻蚀打开源区形成区域，所述源区形成区域的所述氮化硅层105、所述多晶硅栅104和所述栅介质层103都被去除并露出所述半导体衬底101表面，所述源区形成区域的所述氮化娃层105的开口大于所述多晶娃栅104的开口。
[0005]步骤二中的光刻刻蚀工艺同时定义并刻蚀出由栅介质层103、多晶硅栅104和氮化硅层105的叠加形成的栅极结构，而源区形成区域位于两个栅极结构之间并被两个相邻的FLASH器件的单元结构共用。
[0006]步骤三、在第一侧墙106和第二侧墙107形成之前，在源区形成区域底部的半导体衬底101中进行多次离子注入形成第一离子注入区108，第一离子注入区108的离子注入为单元离子注入(cell MP)，注入杂质为P型的硼元素，第一离子注入区108用于调整浮栅下方沟道的阈值电压，以保证浮栅的打开和关断操作功能。
[0007]在第一侧墙106和第二侧墙107形成之前，在所述栅极结构的所述多晶硅栅104选定区域中进行离子注入形成浮栅注入(FLGT IMP)区110。浮栅注入区110的注入杂质P型硼元素，浮栅注入区110用于调整字线下方沟道的阈值电压，以保证字线的打开和关断操作功能。
[0008]在所述源区形成区域的侧面形成第一侧墙106和第二侧墙107，所述第一侧墙106位于所述多晶硅栅104侧面，所述第二侧墙107位于所述第一侧墙106顶部的所述氮化硅层105的侧面，所述第二侧墙107的底部还和所述多晶硅栅104的顶角交叠。所述第二侧墙107的材料一般为HTO膜，HTO膜为高温氧化膜(Hot Temperature Oxide)。HTO膜一般采用LPCVD工艺生长，采用N2O, 51比或SiH2Cl2作为反应气体，生长达到800°C作用或以上。
[0009]在第一侧墙106和第二侧墙107形成之后，进行多次离子注入形成第二离子注入区109，第一离子注入区108的离子注入为高压编程注入(HVII MP)，第一离子注入区108的注入杂质采用N型的砷和磷元素；其中，砷离子注入是为了在多晶硅和衬底之间形成良好的欧姆接触，减少接触电阻；其中磷离子注入是为了形成一个较深的且具有一定宽度并部分扩展到浮栅之下的结，其中浮栅由所述多晶硅栅104组成，从而保证浮栅与源极多晶硅Illa之间产生合适的感生电压比例；另一方面，两道离子注入形成的结又可以具有足够高的结击穿电压，保证源极多晶硅Illa高压下的编程操作。
[0010]步骤四、进行多晶硅层111生长，所述多晶硅层111将所述源区形成区域的开口完全填充并延伸到所述源区形成区域外的所述氮化硅层105的表面。
[0011]步骤五、采用化学机械研磨(CMP)工艺对多晶硅层111进行研磨，所述氮化硅层105作为所述化学机械研磨工艺的终止层，并由研磨后填充于所述源区形成区域开口中的所述多晶硅层111组成源极多晶硅111a。
[0012]在现有工艺中，步骤四中的多晶硅层111的生长使用温度较高如650°C的未掺杂多晶硅(Undoped-Poly)取代580°C的掺杂多晶硅(Doped Poly)，以期改善Flash器件的擦除性能(erase performance)。但是当多晶娃层111的生长温度增加后，多晶娃层111的薄膜性能也会相应的改变，这会导致在步骤五的CMP研磨速率的改变，经测试可知，如650°C时形成的多晶硅的CMP研磨速率是580 0C时形成的多晶硅的CMP研磨速率的4倍，而多晶硅的掺杂与否对CMP研磨速率的影响不大。
[0013]这样，当为了提高器件的擦除性能而提高多晶硅层111的生长速率后，步骤五中的CMP的研磨速率也会加快，而研磨速率过快，导致在实际工艺中，多晶硅的CMP工艺终点检测的时间过短且不稳定。另外，由图2所示，采用HTO膜的所述第二侧墙107会由于CMP的负载效应而在步骤五的多晶硅CMP过程中表面被研磨较低，且研磨后的源极多晶硅Illa的上表面的凹陷(Dishing)严重；而由图2所示可知，源极多晶硅Illa和多晶硅栅104之间通过第一侧墙106和第二侧墙107进行隔离，当第二侧墙107被研磨严重后、以及源极多晶硅Illa上表面凹陷严重后会容易造成器件的漏电，影响器件性能。其中，CMP的负载效应是指CMP研磨速率和研磨的面积有关，研磨面积变大时，研磨速率会降低，而研磨面积变小时研磨速率会增加，本发明实施例中，当所述源区形成区域外的所述氮化硅层105的表面的多晶硅被去除后，研磨面积缩小到所述源区形成区域中，这时对所述源区形成区域中的多晶硅和HTO膜的研磨速率都和增加，使得HTO膜107会被研磨较低，且源极多晶硅11 Ia的上表面会凹陷严重。
【发明内容】
[0014]本发明所要解决的技术问题是提供一种Flash器件源极多晶硅的形成方法，能提高器件的擦除性能同时能避免保证源极多晶硅和多晶硅栅之间的顶部侧墙被过度研磨以及改善源极多晶硅的顶部表面形貌，从而防止器件漏电并提高器件性能。
[0015]为解决上述技术问题，本发明提供的Flash器件源极多晶硅的形成方法包括如下步骤:
[0016]步骤一、在半导体衬底表面依次形成栅介质层、多晶娃栅和第一氮化娃层的叠加结构，在所述第一氮化硅层表面形成第二介质层。
[0017]步骤二、采用光刻刻蚀工艺依次对所述第二介质层、所述第一氮化硅层、所述多晶硅栅和所述栅介质层进行刻蚀打开源区形成区域，所述源区形成区域的所述第二介质层、所述第一氮化硅层、所述多晶硅栅和所述栅介质层都被去除并露出所述半导体衬底表面，所述源区形成区域的所述第一氮化硅层的开口大于所述多晶硅栅的开口。
[0018]步骤三、在所述源区形成区域开口的侧面形成第一侧墙和第二侧墙，所述第一侧墙位于所述多晶硅栅侧面，所述第二侧墙位于所述第一侧墙顶部的所述第一氮化硅层的侧面，所述第二侧墙的底部还和所述多晶硅栅的顶角交叠。
[0019]步骤四、进行第三多晶硅层生长，所述第三多晶硅层将所述源区形成区域的开口完全填充并延伸到所述源区形成区域外的所述第二介质层的表面；所述第三多晶硅层的生长温度越高所述Flash器件的擦除性能越好、同时所述第三多晶硅层在后续步骤五的化学机械研磨工艺中的研磨速率也越快。
[0020]步骤五、采用化学机械研磨工艺对所述第三多晶硅层进行研磨，所述