一种分裂栅型沟槽mosfet的制备方法
【技术领域】
[0001]本发明涉及半导体器件的制备，特别是涉及一种分裂栅型沟槽MOSFET的制备方法。
【背景技术】
[0002]对于通常用在电力电子系统和电源管理中的半导体器件而言，功率金属氧化物半导体场效应晶体管 MOSFET (Metal-Oxide-Semiconductor-Field-Effect-Transistor)，或绝缘栅场效应晶体管，被广泛引入。
[0003]沟槽型功率MOSFET是继MOSFET之后新发展起来的高效、功率开关器件，它采用沟槽型栅极结构场效应管，它不仅继承了 MOS场效应管输入阻抗高(多108Ω)、驱动电流小(0.1yA左右)的优点，还具有耐压高、工作电流大、输出功率高、跨导线性好、开关速度快等优良特性。正是由于它将电子管与功率晶体管的优点集于一身，因此在开关电源、逆变器、电压放大器、功率放大器等电路中获得广泛应用。因此，高击穿电压、大电流、低导通电阻是功率MOSFET的最为关键的指标。
[0004]目前，功率沟槽MOS器件的结构已经适用于大多数功率MOSFET的应用中，并且器件的特性不断地接近硅材料的一维限制(表述了器件漂移区特征导通电阻和关断态时击穿电压的理论关系)。降低表面电场Reduced Surface Field(RESURF)技术的提出，可以令击穿电压为600V的功率沟槽MOS器件超过硅材料的一维限制。分裂栅型沟槽Split-GateTrench MOS器件结构，可以在等比例缩小的30V左右的低压下超过娃材料的一维限制。因此，分裂栅型沟槽MOS器件在低、中压(20?200V)范围内，拥有较低的正向导通电阻，占有明显的优势。
[0005]但是现有的分裂栅型沟槽MOSFET的沟槽都是上部较宽、下部较窄，这就会导致源区的面积小，雪崩特性低，并且这种结构的器件中沟槽的密度也低，Rsp较高。
【发明内容】
[0006]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种分裂栅型沟槽MOSFET的制备方法，用于解决现有技术中制备的器件中源区接触面积小，雪崩性能差、沟槽密度低等问题。
[0007]为实现上述目的及其他相关目的，本发明提供一种分裂栅型沟槽MOSFET的制备方法，所述制备方法至少包括:
[0008]I)提供一衬底，在所述衬底表面生长一外延层；
[0009]2)刻蚀所述外延层，形成具有第一深度的沟槽，在所述沟槽表面淀积氮化物层，之后腐蚀掉沟槽底部的氮化物层，保留侧壁的氮化物层；
[0010]3)继续刻蚀所述沟槽底部的外延层材料至第二深度，并热生长氧化物层附着在未被氮化物层覆盖的沟槽侧壁及底部；
[0011]4)在所述沟槽下部填充第一导电材料，去除侧壁上的氮化物层，在所述第一导电材料表面制作一层隔离层；
[0012]5)生长栅氧化层，覆盖于沟槽上部裸露的侧壁上，并在沟槽上部填充满第二导电材料，形成上窄下宽的分裂栅型沟槽MOSFET。
[0013]作为本发明分裂栅型沟槽MOSFET的制备方法的一种优化的方案，所述第一深度的范围为0.8?2 μπι。
[0014]作为本发明分裂栅型沟槽MOSFET的制备方法的一种优化的方案，所述氮化物层厚度范围为800?1200埃。
[0015]作为本发明分裂栅型沟槽MOSFET的制备方法的一种优化的方案，所述第二深度的范围为2?5 μπι。
[0016]作为本发明分裂栅型沟槽MOSFET的制备方法的一种优化的方案，所述步骤3)中的氧化物层的厚度为3000?6000埃。
[0017]作为本发明分裂栅型沟槽MOSFET的制备方法的一种优化的方案，所述步骤4)中，包括步骤:沉积的第一导电材料，覆盖在外延层表面，并填充于沟槽内，回刻所述第一导电材料至外延层表面以下I?2μπι，保留沟槽下部的第一导电材料，去除侧壁上的氮化物层后，淀积隔离材料，回刻隔离材料到距第一导电材料上表面2000?3000埃，形成一层隔离层O
[0018]作为本发明分裂栅型沟槽MOSFET的制备方法的一种优化的方案，所述第一导电材料和第二导电材料为多晶硅。
[0019]作为本发明分裂栅型沟槽MOSFET的制备方法的一种优化的方案，所述氮化物层的材料为氮化硅。
[0020]作为本发明分裂栅型沟槽MOSFET的制备方法的一种优化的方案，所述步骤2)中包括步骤:在所述外延层表面形成硬掩膜层，藉由硬掩膜层刻蚀所述外延层形成具有第一深度的沟槽，之后在步骤4)去除氮化物层的同时去除该硬掩膜层。
[0021]如上所述，本发明的分裂栅型沟槽MOSFET的制备方法，包括步骤:1)提供一衬底，在所述衬底表面生长一外延层；2)刻蚀所述外延层，形成具有第一深度的沟槽，在所述沟槽表面淀积氮化物层，之后腐蚀掉沟槽底部的氮化物层，保留侧壁的氮化物层；3)继续刻蚀所述沟槽底部的外延层材料至第二深度，并热生长氧化物层附着在未被氮化物层覆盖的沟槽侧壁及底部；4)在所述沟槽下部填充第一导电材料，去除侧壁上的氮化物层，在所述第一导电材料表面制作一层隔离层；5)生长栅氧化层，覆盖于沟槽上部裸露的侧壁上，并在沟槽上部填充满第二导电材料，形成上窄下宽的分裂栅型沟槽MOSFET。利用本发明的制备方法制备的器件结构可以获得更宽的源区面积，更大的源区接触孔，提升雪崩特性，还有助于增加沟槽密度，获得更低的RSP。
【附图说明】
[0022]图1为本发明分裂栅型沟槽MOSFET的制备方法的步骤I)呈现的结构示意图。
[0023]图2?图4为本发明分裂栅型沟槽MOSFET的制备方法的步骤2)呈现的结构示意图。
[0024]图5?图6为本发明分裂栅型沟槽MOSFET的制备方法的步骤3)呈现的结构示意图。
[0025]图7?图10为本发明分裂栅型沟槽MOSFET的制备方法的步骤4)呈现的结构示意图。
[0026]图11为本发明分裂栅型沟槽MOSFET的制备方法的步骤5)呈现的结构示意图。
[0027]元件标号说明
[0028]101衬底
[0029]102外延层
[0030]103硬掩膜层
[0031]104沟槽
[0032]105氮化物层
[0033]106氧化物层
[0034]107第一导电材料
[0035]108隔离材料
[0036]109栅氧化层
[0037]110第二导电材料
[0038]Dl第一深度
[0039]D2第二深度
【具体实施方式】
[0040]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0041]请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0042]本发明提供一种分裂栅型沟槽MOSFET的制备方法，所述制备方法至少包括以下步骤:
[0043]首先执行步骤I)，请参阅附图1，提供一衬底101，在所述衬底101表面生长一外延层 102。
[0044]所述衬底101可以是一个重掺杂N+型衬底，所述外延层102可以为掺浓度较轻的轻掺杂N型外延层，在所述外延层102表面沉积一层硬掩膜层103。所述硬掩膜层103可以是二氧化硅，在此不限。
[0045]然后执行步骤2)，请参阅附图2?图4，刻蚀所述外延层102，形成具有第一深度的沟槽104，在所述沟槽104及硬掩膜层表面淀积氮化物层105，之后腐蚀掉沟槽104底部及硬掩膜层表面的氮化物层105，保留侧壁的氮化物层105。
[0046]如图2所示，图案化所述步骤I)中的硬掩膜层103，形成开口，藉由该硬掩膜层103，采用干法刻蚀工艺刻蚀所述外延层102，在外延层102中形成多个具有第一深度Dl的沟槽104。所述第一深度Dl可以控