多芯片集成的多级重布线层的制作方法
【技术领域】
[0001]本发明涉及多芯片封装领域，并且，特别地，涉及在单个封装内放置不同类型的芯片。
【背景技术】
[0002]半导体和微机械管芯或芯片要进行多次封装，以防止其受到外部环境的影响。封装提供物理保护、稳定性、外部连接，并且在某些情况下，冷却封装内的管芯。通常是将管芯连接至衬底并且接着将连接至衬底的盖置于管芯上。尽管有使每个管芯增加多个功能的趋势，但也有将多个芯片置于一个封装内的趋势。由于容纳管芯的封装一般比管芯大得多，因此能够增加额外的管芯而不会明显增加封装尺寸。目前的封装技术包括在彼此顶部上堆叠管芯和在单个封装衬底上并排放置管芯。将更多功能整合到单个管芯内和将多个管芯置于单个封装都是降低器件中电子和微机械尺寸的方法。
[0003]一些台式和笔记本系统已将中央处理单元和图形处理器整合到单个封装内。在其他方面，存储器管芯与处理器整合到一个封装内。对于可移动设备，可将更多管芯添加至一个封装，以形成所谓的完整SiP (系统封装)。
【附图说明】
[0004]附图中以示例方式示出了本发明的实施例，但不是限制性的，图中相同的标记表示相同的元件。
[0005]图1A是根据实施例的部分多芯片封装的横截面侧视图。
[0006]图1B是图1A的封装的俯视图。
[0007]图2A是根据实施例的多芯片引线键合封装的横截面侧视图。
[0008]图2B是根据实施例的多芯片倒装芯片封装的横截面侧视图。
[0009]图3A是根据实施例的多芯片嵌入式晶圆级球栅阵列封装的横截面侧视图。
[0010]图3B是根据实施例的堆叠多芯片嵌入式晶圆级球栅阵列封装的横截面侧视图。
[0011]图4A-4I是根据实施例的形成多芯片封装的横截面图。
[0012]图5是根据实施例的结合有多芯片封装的计算设备的模块图。
【具体实施方式】
[0013]虽然用相同的技术所获得的相同类型的芯片，如中央和图形处理器，可简单地组合在单个封装内，但是组合不同类型的芯片更加困难。这部分是由于在不同类型的芯片内可能采用了不同的尺寸、不同的连接技术以及不同的材料。
[0014]为了在单个封装内设置完整系统的更多部分，可以将不同类型的芯片一起封装。多芯片封装可以扩展到用于功率和接地线路、1/0(输入/输出)连接、不同芯片间的互连以及如电感器的无源元件的多级RDL(重布线层)。多级RDL可用在广泛的不同类型封装内，包括WLB (晶圆级球栅阵列)和eWLB(嵌入式WLB)封装。
[0015]在本文描述的实施例中，用于完整可移动设备的不同芯片在FEOL(线上前端)中以它们各自的处理技术分别进行处理，直至最后一层金属层。这个最后的金属层形成至多级RDL的接口。然后将不同的芯片一起放置在公用衬底上。在BEOL(线上后端)阶段，这些芯片在共同的处理步骤中被一起设置。这些处理步骤可包括重布线层的几个金属级和通孔级。
[0016]可一起处理来自多种不同类型技术的几个芯片。这些技术可包括不同的CMOS(互补金属氧化物半导体)技术，如22nm、65nm等，BiCMOS (双极和CMOS)，双极以及GaAS或其它异质结技术。这些芯片可以是数字电路、微机械、模拟电路、光学系统、无线电系统或这些或其它类型芯片的组合。由于不同的技术，这些芯片在它们自己的FEOL中单独进行处理，直至形成至接下来的公用或共用RDL层的标准接口的最后金属层。
[0017]在通过公用衬底、载体或其他装置将芯片结合在一起之后，在共同的BEOL中加工RDL和通孔层。然后可引入填充层使其内嵌不同的芯片并保证稳定性。填充层可用于彼此隔离主动(数字)和敏感RF (无线射频)电路。取决于特殊应用，可选择合适的材料实现屏蔽性能。
[0018]虽然这些芯片可来自不同的工艺并且可构成不同的尺寸标准，但是通过研磨背面层，所有这些芯片都能够符合同一高度。这些芯片可在单个研磨工艺中研磨至不同高度，每个芯片的研磨量取决于不同金属堆叠的高度和晶片厚度。自前侧层的共同或相同高度允许在芯片的背面更加容易地形成共用RDL。在一个实施例中，向下研磨管芯顶部上交替的金属和介电层。
[0019]系统封装(SiP)是装配在单个单元中的多个不同功能的有源电子组件的组合。SiP提供与系统或亚系统相关联的多个功能。SiP也可包括无源组件、MEMS (微机电系统)、光学组件、无线电组件和其他封装和装置。
[0020]图1A是SiP封装的封装的部分的横截面侧视图。这个封装具有多种不同种类的管芯。在这个实施例中，有用22nm工艺制作的第一 CMOS (互补金属氧化物半导体)管芯103，用65nm工艺制作的第二 CMOS管芯105以及GaAs管芯107的第三管芯。所有这些管芯放置在BEOL衬底109上，以使FEOL的金属层连接到衬底109。衬底是BEOL中的多层RDL (重布线层)。球栅阵列111连接至RDL的相反侧以将每个管芯连接至PCB (印刷电路板)或一些其他装置或结构。填充物113已经应用至衬底的每个管芯之间以实现隔离和稳定。
[0021]图1B是图1A的SiP封装的俯视图，示出了三个管芯103、105、107中的每一个和填充物113。SiP使得不同管芯连接至单个衬底，以便于能在小空间内实现不同的功能。通常，由于在不同的工艺中形成，这些不同的管芯将具有不同的尺寸。为了允许额外的层在同一工艺和同一时间应用至每个管芯，无论是前侧还是背侧层，管芯必须是同一高度。也就是说，管芯应当具有如图1A中示出的垂直范围，即彼此相同。
[0022]图1A的侧视图中示出的每个管芯具有不同的高度，但是金属堆叠已经研磨至大约相同的高度。用于互连管芯的RDL直接应用至管芯的布线层。通过研磨管芯的金属堆叠可修整每个管芯的高度。在可选实施例中，如果管芯是设置在厚衬底上，那么可以减薄衬底。另一方面，如果管芯具有顶部隔离或填充层，那么可研磨这些层至一致高度。
[0023]实际上，可先将三个管芯放置在临时载体(未示出)上，可选的在模塑化合物中覆盖管芯，以及然后研磨每个管芯的金属堆叠以获得同一高度，来构造如图1A和IB那样的封装。随后在临时载体的相反侧上形成BEOL层并去除临时载体。
[0024]图2A示出了另一个系统封装的横截面图，系统封装具有连接至封装衬底209并被填充层213覆盖住的两个管芯203、205。管芯并排放置在衬底上并且由填充物彼此隔离。球栅阵列211连接至衬底的底部用来连接至如PCB。管芯可通过互连垫阵列或从每个管芯顶部延伸至衬底或衬底和管芯这两者上的互连垫的引线键合(未示出)直接连接至衬底。
[0025]图2B示出了倒装芯片SIP的示例。在这个横截面图中，通过电连接垫用焊球将两个管芯223、225直接焊接至封装衬底229。如图2A中的示例，填充物233应用至管芯的顶部和管芯之间。管芯以倒装配置放置并且通过焊球阵列235连接。在图2A和图2B的实施例中，如图1A中的示例中，不同的管芯可以是不同类型和不同尺寸。
[0026]图3A还示出了多芯片封装的另一个实施例。图3A是连接至封装衬底309的第一303和第二 305管芯的横截面图。图3A的封装是eWLB (嵌入式晶圆级球栅阵列)。衬底309包括连接至球栅阵列311的RDL。衬底309和管芯303、305被覆盖在模塑化合物313中。
[0027]图3B示出了如何将相同的多芯片eWLB封装进行修整以容纳另一个封装而形成封装堆叠。第一个封装具有一种类型的管芯323和另一种类型的第二管芯325。这些管芯连接至RDL的衬底329。另一个RDL341形成在两个管芯的顶