三维堆叠封装芯片中的变压器及其制备方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，特别是涉及一种三维堆叠封装芯片中的变压器及其制备方法。
【背景技术】
[0002]变压器可以通过电磁親合(electromagnetic coupling)以从一个电感线圈传送能量至另一个电感线圈。近年来，将变压器并入集成电路(integrated circuit)已成需要。例如，在互补式金氧半导体(complementary metal-oxide semiconductor,CMOS)集成电路中，将两个电感线圈层叠于后段制程中的不同互连层中，以充分利用两个电感线圈之间横向以及纵向的电磁耦合。
[0003]在现有技术的变压器中，两个层叠的电感线圈位于同一个芯片中，芯片中具有多层层叠的互连层，其中，一个电感线圈位于另一个电感线圈的上一层互连层。由于两个线圈相对较近，两个线圈之间的电容值较大，使得该变压器的共振频率较低。如果拉大两个线圈的距离，下方电感又太接近衬底出现此一电感线圈的自电感(self-1nductor)较低的问题。
【发明内容】
[0004]本发明的目的在于，提供一种三维堆叠封装芯片中的变压器，能够在不影响电感线圈的自电感的前提下，增加变压器的共振频率。
[0005]为解决上述技术问题，本发明提供一种三维堆叠封装芯片中的变压器，包括:
[0006]第一晶圆，包括第一衬底以及位于所述第一衬底一侧的第一电介质层，所述第一电介质层内形成有一第一电感线圈；
[0007]第二晶圆，包括第二衬底以及位于所述第二衬底一侧的第二电介质层，所述第二电介质层内形成有一第二电感线圈；
[0008]所述第一晶圆与所述第二晶圆键合在一起，其中，所述第一电介质层背离所述第一衬底的一侧与所述第二电介质层背离所述第二衬底的一侧相键合，所述第一电感线圈与所述第二电感线圈相对设置。
[0009]进一步的，在所述三维堆叠封装芯片中的变压器中，所述第一晶圆与所述第二晶圆之间设置有一氧化层。
[0010]进一步的，在所述三维堆叠封装芯片中的变压器中，所述氧化层的厚度为
0.5 μ m ?5 μ m。
[0011]进一步的，在所述三维堆叠封装芯片中的变压器中，所述第一电感线圈的中心点与所述第二电感线圈的中心点有一偏移距离。
[0012]进一步的，在所述三维堆叠封装芯片中的变压器中，所述第一电介质层包括η层互连层，所述第一电感线圈位于第η层互连层，η为大于等于2的正整数。
[0013]进一步的，在所述三维堆叠封装芯片中的变压器中，第η-1层互连层内还设置有一第一通电结构，所述第一通电结构与所述第一电感线圈通过第一连接塞连接。
[0014]进一步的，在所述三维堆叠封装芯片中的变压器中，所述第一通电结构的图形所述第一电感线圈的图形相同。
[0015]进一步的，在所述三维堆叠封装芯片中的变压器中，所述第二电介质层包括j层互连层，所述第二电感线圈位于第j层互连层，j为大于等于2的正整数。
[0016]进一步的，在所述三维堆叠封装芯片中的变压器中，第j_l层互连层内还设置有一第二通电结构，所述第二通电结构与所述第二电感线圈通过第二连接塞连接。
[0017]进一步的，在所述三维堆叠封装芯片中的变压器中，所述第二通电结构的图形所述第二电感线圈的图形相同。
[0018]进一步的，在所述三维堆叠封装芯片中的变压器中，所述第一衬底背离所述第一电介质层的一侧设置有一保护层。
[0019]进一步的，在所述三维堆叠封装芯片中的变压器中，所述第一电介质层和第二电介质层的材料均为氧化物。
[0020]进一步的，在所述三维堆叠封装芯片中的变压器中，所述第一衬底的厚度为2 μ m ?5 μ m。
[0021]进一步的，在所述三维堆叠封装芯片中的变压器中，所述第二衬底的厚度为500 μ m ?800 μ m0
[0022]根据本发明的另一面，还提供一种三维堆叠封装芯片中的变压器的制备方法，包括:
[0023]提供一第一晶圆，所述第一晶圆包括第一衬底以及位于所述第一衬底一侧的第一电介质层，所述第一电介质层内形成有一第一电感线圈；
[0024]提供一第二晶圆，所述第二晶圆包括第二衬底以及位于所述第二衬底一侧的第二电介质层，所述第二电介质层内形成有一第二电感线圈；
[0025]将所述第一晶圆与所述第二晶圆键合在一起，其中，所述第一电介质层背离所述第一衬底的一侧与所述第二电介质层背离所述第二衬底的一侧相键合，所述第一电感线圈与所述第二电感线圈相对设置。
[0026]进一步的，在所述三维堆叠封装芯片中的变压器的制备方法中，所述的三维堆叠封装芯片中的变压器的制备方法还包括:
[0027]在所述第一晶圆与所述第二晶圆之间制备一氧化层。
[0028]进一步的，在所述三维堆叠封装芯片中的变压器的制备方法中，所述的三维堆叠封装芯片中的变压器的制备方法还包括:
[0029]在所述第一衬底背离所述第一电介质层的一侧制备一保护层。
[0030]进一步的，在所述三维堆叠封装芯片中的变压器的制备方法中，在所述第一衬底背离所述第一电介质层的一侧制备一保护层，对所述第一衬底背离所述第一电介质层的一侧进行减薄。
[0031]与现有技术相比，本发明提供的三维堆叠封装芯片中的变压器具有以下优点:
[0032]1.在本发明提供的三维堆叠封装芯片中的变压器中，所述第一晶圆与所述第二晶圆键合在一起，其中，所述第一电介质层背离所述第一衬底的一侧与所述第二电介质层背离所述第二衬底的一侧相键合，使得所述第一电感线圈与所述第二电感线圈相对设置，从而形成变压器，由于所述第一电感线圈和所述第二电感线圈在两个不同的晶圆中，所以可以增加所述第一电感线圈与所述第二电感线圈之间的距离，以增加所述变压器的共振频率；同时，由于所述第一电感线圈和所述第二电感线圈在两个不同的晶圆中，可以使得所述第一电感线圈远离所述第一衬底，并使得所述第二电感线圈远离所述第二衬底，不影响所述第一电感线圈和所述第二电感线圈的自电感。
[0033]2.在本发明提供的三维堆叠封装芯片中的变压器中，所述第一晶圆与所述第二晶圆之间设置有一氧化层，从而可以方便地调节所述第一电感线圈与所述第二电感线圈之间的距离。
【附图说明】
[0034]图1为本发明一实施例中三维堆叠封装芯片中的变压器的制备方法的流程图；
[0035]图2-图8为本发明一实施例的三维堆叠封装芯片中的变压器的在制备过程中的芯片的剖面示意图；
[0036]图9为本发明一实施例的第一电感线圈和第二电感线圈在省略第一衬底、第一电介质层、第二衬底、第二电介质层时的俯视图。
【具体实施方式】
[0037]发明人对现有技术的变压器研宄发现，当在同一个芯片层叠两个电感线圈时，由于多层互连层之间的距离有限，使得变压器的共振频率较低。为了增加两个电感线圈之间的距离，往往将一个电感线圈设置于较上层的互连层中，另一个电感线圈由于位于较下层的互连层中，使得另一个电感线圈距该芯片的衬底比较近，衬底降低了另一个电感线圈的自电感(self-1nductor)，从而影响了所述变压器的性能。
[0038]发明人对现有技术深入研宄发现，如果将这两个电感线圈设置在两个不同的芯片中，则可以增加两个电感线圈之间的距离，减少之间的电容，而不必过多横向offset (偏移)两电感线圈，并且可以使得两个电感线圈均远离衬底，避免衬底对自电感的影响。
[0039]根据上述研宄，发明人提出本发明，本发明的核心思想在于，提供一种三维堆叠封装芯片中的变压器，包括:第一晶圆，包括第一衬底以及位于所述第一衬底一侧的第一电介质层，所述第一电介质层内形成有一第一电感线圈；第二晶圆，包括第二衬底以及位于所述第二衬底一侧的第二电介质层，所述第二电介质层内形成有一第