具有穿过埋氧层的漏极侧接触件的半导体器件的制作方法
【技术领域】
[0001]本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件及其形成方法。
【背景技术】
[0002]器件制造商不断地面临的挑战是通过例如提供具有高品质性能的集成电路给用户创造价值和方便。用于高压应用(具有高击穿电压)的一些金属氧化物半导体场效应晶体管(MOSFET )具有使晶体管能够承受高击穿电压和高电流的结构。
【发明内容】
[0003]为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体器件，包括:衬底；埋氧层，位于所述衬底上方；掩埋η+区域，在所述衬底中位于所述埋氧层下面；外延层，位于所述埋氧层上方，所述外延层包括:Ρ阱；η阱；和漂移区，介于所述ρ阱和所述η阱之间；源极接触件；第一电极，将所述源极接触件电连接至所述P阱；栅极，位于所述P阱的一部分和所述漂移区的一部分上方；漏极接触件；以及第二电极，从所述漏极接触件延伸穿过所述η阱并穿过所述埋氧层，到达所述掩埋η+区域，其中，所述第二电极将所述漏极接触件电连接至所述η阱和所述掩埋η+区域。
[0004]该半导体器件进一步包括:源极η+区域，位于所述ρ阱内；以及源极P+区域，位于所述P阱内，其中，所述第一电极电连接至所述源极η+区域和所述源极P+区域，并且所述第一电极通过所述源极η+区域和所述源极ρ+区域的方式电连接至所述P阱。
[0005]该半导体器件进一步包括:漏极η+区域，位于所述η阱内；其中，所述第二电极进一步电连接至所述漏极接触件和所述η阱内的所述漏极η+区域。
[0006]该半导体器件进一步包括:绝缘层，位于所述外延层上方。
[0007]在该半导体器件中，所述绝缘层是氧化物层。
[0008]在该半导体器件中，所述栅极位于所述绝缘层内。
[0009]在该半导体器件中，所述第二电极包括金属材料。
[0010]在该半导体器件中，所述第二电极包括多晶硅材料。
[0011 ] 在该半导体器件中，所述第二电极与所述外延层绝缘。
[0012]在该半导体器件中，所述第二电极通过绝缘层与所述外延层绝缘，所述绝缘层内衬于要形成所述第二电极的开口的一个或多个内壁。
[0013]根据本发明的另一方面，提供了一种方法，包括:形成具有衬底上方的埋氧层的绝缘体上硅晶圆；在所述衬底中的所述埋氧层下面形成掩埋η+区域；在所述埋氧层上方的所述绝缘体上硅晶圆的外延层中形成P阱、η阱以及介于所述ρ阱和所述η阱之间的漂移区；使用第一电极将源极接触件电连接至所述P阱；在所述P阱的一部分和所述漂移区的一部分的上方形成栅极；形成穿过所述η阱和所述埋氧层的开口以露出所述掩埋η+区域；在所述开口中沉积第二电极；以及使用所述第二电极将漏极接触件电连接至所述η阱和所述掩埋η+区域。
[0014]该方法进一步包括:在所述P阱中形成源极η+区域；在所述P阱中形成源极ρ+区域；以及使用所述第一电极将所述源极η+区域和所述源极ρ+区域电连接至所述源极接触件，其中，所述源极接触件通过所述源极η+区域和所述源极ρ+区域的方式电连接至所述ρ阱。
[0015]该方法进一步包括:在所述η阱中形成漏极η+区域；以及将所述漏极接触件电连接至所述η阱中的所述η+区域。
[0016]该方法进一步包括:在所述外延层上方形成绝缘层。
[0017]在该方法中，所述绝缘层是氧化物层。
[0018]在该方法中，所述栅极位于所述绝缘层中。
[0019]该方法进一步包括:在要沉积所述第二电极的所述开口的一个或多个内壁上形成第二电极绝缘层，以使所述第二电极与所述外延层绝缘。
[0020]该方法进一步包括:去除所述第二电极绝缘层的至少一部分以露出所述掩埋η+区域，以有助于使用所述第二电极将所述漏极接触件电连接至所述掩埋η+区域。
[0021]根据本发明的又一方面，提供了一种方法，包括:形成穿过绝缘体上硅晶圆的η阱和埋氧层的开口以露出所述绝缘体上硅晶圆的掩埋η+区域，所述掩埋η+区域在所述绝缘体上硅的衬底中位于所述埋氧层下面；使用第一电极将源极接触件电连接至所述绝缘体上硅晶圆的P阱；在所述开口中沉积第二电极；以及使用所述第二电极将漏极接触件电连接至所述绝缘体上硅晶圆的η阱和掩埋η+区域。
[0022]该方法进一步包括:在要沉积所述第二电极的所述开口的一个或多个内壁上形成第二电极绝缘层，以使所述第二电极与所述绝缘体上硅晶圆的外延层绝缘；以及去除所述第二电极绝缘层的至少一部分露出所述掩埋η+区域，以有助于使用所述第二电极将所述漏极接触件电连接至所述掩埋η+区域。
【附图说明】
[0023]在附图中。通过的实例方式示出了一个或多个实施例，而没有对其进行限定，在通篇描述中，具有相同参考标号的元件代表相同的元件。应该强调的是，根据工业中的标准实践，各个部件未按比例绘出且仅用于说明的目的。事实上，为了清楚的讨论，附图中各个部件的尺寸可以任意地增大或减小。全文以引用的方式并入本文中的附图包括:
[0024]图1是根据一个或多个实施例的半导体器件的示图；
[0025]图2是根据一个或多个实施例形成半导体器件的方法的流程图；以及
[0026]图3是根据一个或多个实施例的工艺的流程图。
【具体实施方式】
[0027]以下公开内容提供了许多用于实施本发明的不同特征的不同实施例或实例。下文描述了组件和布置的具体实例以简化本发明。这些仅仅是实例，并不旨在限制本发明。而且，在以下描述中，第一部件形成在第二部件上方或者上可以包括以直接接触的方式形成第一部件和第二部件的实施例，并且还可以包括在第一部件和第二部件之间形成附加部件，使得第一部件和第二部件不直接接触的实施例。
[0028]为了便于描述，使用诸如“下面”、“下部”、“之上”、“上部”、“上方”等的空间相对位置的术语，以描述如图所示的一个元件或部件与另一个元件或部件的关系。应该理解，除了在图中描述的方位以外，空间相对位置的术语还旨在包括器件在使用或操作期间的不同方位。例如，如果翻转附图中的器件，则描述为在其他元件或部件的“下面”或“之下”的元件将定向为在其它元件或部件的“之上”。因此，示例性术语“下面”可以包括之上和之下两种方位。器件可以以其他方式定向(旋转90度或在其他方位上)，并因此对本文中所使用的空间相对位置描述符进行同样的解释。
[0029]例如但不限于绝缘体上硅(SOI)功率器件、横向扩散金属氧化物半导体器件(LDM0S)、横向绝缘栅双极晶体管(LIGBT)的普通MOSFET器件的温度增加至有效性能降低并使器件过热的程度，从而损坏器件或造成器件停机。普通MOSFET器件具有击穿电压，如果达到该击穿电压，则因为MOSFET器件中的一层或多层不再起绝缘体的作用，所以会导致MOSFET器件短路。
[0030]例如，普通SOI功率MOSFET经历了在MOSFET的上层(例如埋氧层)内部的电势和热的聚集。在截止状态的操作期间，通过MOSFET器件的漏极侧下方的电势聚集来限制击穿电压。
[0031]为了提高散热性，一些SOI功率MOSFET器件包括在MOSFET的源极侧上穿过埋氧层到达衬底的接触件(CTB0X)，以将源极接地。虽然形成在MOSFET的源极侧上的CTBOX有助于散热，但由于电势聚集仍然会存在于MOSFET器件的漏极的下方，所以这样的结构不能提高击穿电压。其他MOSFET器件包括位于MOSFET的漏极侧上的局部绝缘体上硅(PS0I )，以提高散热性和击穿电压。漏极侧的PSOI通过打开至衬底的热传导路径来提高散热性。漏极侧的PSOI也通过将衬底用作消耗路径来提高击穿电压。然而，由于形成PSOI需要复杂的工艺，所以PSOI结构至少就制造时间而言成本高。
[0032]图1是根据一个或多个实施例被配置为提供改进的散热性和增大的击穿电压的SOI半导体器件100的示意图。SOI半导体器件100包括衬底101、位于衬底101上方的埋氧层103、在衬底101中位于埋氧层103下面的掩埋η+区域105、以及位于埋氧层103上方的外延层107。外延层107包括ρ阱109、η阱111以及介于ρ阱109和η阱111之间的漂移区113。半导体器件100还包括ρ阱109中的源极η+区域115、ρ阱109中的源极ρ+区域117以及η阱111中的漏极η+区域119。源极接触件121通过第一电极123电连接至P讲109。第一电极123包括金属材料和/或多晶娃材料。第一电极123电连接至源极η+区域115和源极ρ+区域117。因此,源极接触件121通过源极η+区域115和源极ρ+区域117的方式电连接至P阱109。
[0033]半导体器件100进一步包括位于ρ阱109的一部分和漂移区113的一部分上方的栅极125。漏极接触件127通过第二电极129电连接至漏极η+区域119、η阱111和掩埋η+区域105。第二电极129从漏极接触件127延伸穿过η阱111并穿过埋氧层103，到达掩埋η+区域105。第二电极129包括金属材料和/或多晶硅材料。第二电极129是漏极侧CTBOX。
[0034]半导体器件100另外包括位于外延层107上方的绝缘层131。在一些实施例中，绝缘层131是氧化物层。在其它实施例中，绝缘层包括聚合物填充材料。栅极125位于绝缘层131内。
[0035]在一些实施例中，半导体器件100包括第二电极绝缘层133，被配置为使第二电极129与外延层107绝缘。第二电极绝缘层133加衬里于形成有第二电极129的开口的一个或多个内壁。
[0036]在使用中，因为第二电极129提供了吸热部件(heat sink)，所以在半导体器件100内(例如，在靠近半导体器件100的漏极侧的位置135处)所产生的热主要朝向衬底101消散。例如，大量的热量137朝向衬底101向下消散。
[0037]此外，在使用中，半导体器件100通过避免在埋氧层103内的电势139的聚集来提高击穿电压。例如,通过由掩埋η+区域105所生成的场会导致电势139从埋氧层103内的半导体器件100的漏极侧被驱走，直到其在衬底101内的一些位置所产生的耗尽边缘141处被耗尽。
[0038]图2是根据一个或多个实施例形成具有漏极侧CTBOX的半导体器件的方法200的流程图。方法200开始于步骤201，其中，通过例如晶圆接合和硅回蚀刻工艺来制备绝缘体上硅(SOI)晶圆或衬底。SOI晶圆具有形成在SOI晶圆的衬