堆叠型电容器的制造方法
【技术领域】
[0001]本发明涉及一种半导体制造技术，且特别是涉及一种具有高结构强度的堆叠型电容器的制造方法。
【背景技术】
[0002]动态随机存取存储器(Dynamic Random Access Memory,DRAM)是一种被广泛应用的集成电路元件，随着半导体产业的大力发展，如今集成电路元件的尺度已从微米进入深次微米(deep sub-micron)的工艺领域,对DRAM来说,此代表着每单位电容截面积及电容间的距越来越小；但是，由于电脑应用软件的运算能力越趋强大，故相对于内存容量的需求也就越来越大，针对电容器尺寸缩小而内存容量却必须增加的情形，传统DRAM的电容器工艺必须要有所变革，始能往高阶深次微米工艺迈进。
[0003]一般为了提高电容器的单位面积电容值以增加电荷储存能力，常使用的方法有以下几种:增加介电材料的介电系数、减少介电层的厚度、增加电容器的电极接触面积等等。但是，在微影工艺技术的范畴内，因为曝光分辨率(resolut1n)的缘故或者是光阻材质自身的特性，会使光阻的图案线宽(line width)受到限制，此限制会连带影响到上述的增加电容器的电极接触面积的方式的发展。
[0004]虽然，中国台湾第1399831号专利案披露了一种双面电容结构，此双面电容结构可以增加电极之间的接触面积，此双面电容结构因为下电极的顶端附近还设置有分离的支撑结构，故可进一步防止电容结构在工艺步骤中发生倾倒。然而，为了进一步提高DRAM的积集度(integrat1n)，电容器必须提供足够的电容量以维持信号强度，因此在DRAM设计中特别会强调电容器的高度及电极厚度与电容量的关联性；必须要说明的是，无论是增加电容器的高度还是使电极薄化，均会造成电容结构强度变弱而发生倾倒接触短路而失效(Twin Bit Failure)。
[0005]因此，本发明人有鉴于传统DRAM的电容器工艺实在有其改良的必要性，遂以其多年从事相关领域的设计及专业制造经验，积极地针对增加电容器的电极接触面的方式进行改良研究，在各方条件的审慎考虑下，终于开发出本发明。
【发明内容】
[0006]本发明的主要目的，在于提供一种具有高结构强度的堆叠型电容器的制造方法，其能够克服传统工艺技术的限制，在增加电容器的电极接触面积以提高单位面积电容值的同时，还能确保电极的结构强度，以避免电容发生倾倒失效的情形。
[0007]为了达到上述的目的及功效，本发明采用以下技术方案:一种具有高结构强度的堆叠型电容器之制造方法，包括以下的步骤:首先，形成一堆叠结构于一基板上，该堆叠结构具有一牺牲层；接着，形成多个深沟槽于该堆叠结构中，这些深沟槽的底端暴露出该基板的部分表面；然后，形成一下电极层于这些深沟槽的内壁面及该基板的暴露表面上；之后，连续形成一第一介电层及一第一上电极层于该堆叠结构上，其中该第一介电层进一步沉积于这些深沟槽中以覆盖该下电极层的一外表面，且该第一上电极层进一步沉积于这些深沟槽中以覆盖该第一介电层；之后，选择性地蚀刻该第一上电极层、该第一介电层及该下电极层，以形成多个暴露出该牺牲层的开口 ；最后，完全移除该堆叠结构的牺牲层，以暴露出该下电极层的一内表面，且该下电极层之间还形成有多个蚀刻空间。
[0008]综上所述，本发明的具有高结构强度的堆叠型电容器的制造方法主要在移除电容器电极之间的介电物质的步骤前后，分别利用两个步骤于下电极层的内、外侧形成单面上电极层，以完成双面电极的制作，因此本发明的电极结构可在所有的工艺步骤中维持相当的结构强度，达到提升良率的目的。
[0009]以上关于本
【发明内容】
的说明以及以下实施方式的说明用以举例并解释本发明的原理，并且提供本发明的专利申请范围进一步的解释。
【附图说明】
[0010]图1A为本发明的具有高结构强度的堆叠型电容器的制造方法的流程示意图。
[0011]图1B为本发明的导电接触窗的制造方法的流程示意图。
[0012]图2至7为本发明的具有高结构强度的堆叠型电容器的制造方法的工艺示意图。
[0013]图8及图9为本发明的导电接触窗的制造方法的制造方法的工艺示意图。
[0014]【符号说明】
[0015]100 基板
[0016]102导电插塞
[0017]110堆叠结构
[0018]112 垫层
[0019]114牺牲层
[0020]116深沟槽
[0021]120下电极层
[0022]122外表面
[0023]124内表面
[0024]126蚀刻空间
[0025]130第一介电层
[0026]140第一上电极层
[0027]142 孔隙
[0028]144 开口
[0029]150第一蚀刻终止层
[0030]160第二介电层
[0031]170第二上电极层
[0032]180第二蚀刻终止层
[0033]190保护层
[0034]192 孔隙
[0035]200氧化层
[0036]202导电接触窗
【具体实施方式】
[0037]本发明提出一种新颖的DRAM的电容器工艺，其特征在于，利用两个步骤分别在移除电容器电极之间的介电物质的步骤前后形成上电极，以完成双面电极的制作；如此一来，本发明的工艺可以突破传统工艺技术的限制，通过增加电容器高度及减少电容器的电极厚度的方式使电极接触面积能更进一步增大，进而提高电容器的单位面积电容值，并有助于整体元件的微型化。
[0038]虽然，所提出的电容器工艺也是利用湿式蚀刻(wet etching)方式以移除电容器电极之间的介电物质，但是在湿蚀刻进行前，预先填入电容沟槽(或孔隙)内的介电材料与上电极材料能提供下电极良好的支撑效果，避免单独站立的下电极因为蚀刻液的表面张力影响而发生倾倒。
[0039]以下将详细说明本发明的特点以及本发明所采用的技术手段，本领域的普通技术人员可由实施方式所披露的内容而轻易了解本发明的优点和功效，并在不悖离本发明的精神下进行各种修饰与变更，以施行或应用本发明的方法。
[0040]请参考图1A，为本发明的具有高结构强度的堆叠型电容器的制造方法的流程示意图；请一并参考图2至7，分别对应图1所示的各工艺步骤的剖面示意图。本发明的具有高结构强度的堆叠型电容器的制造方法包括以下步骤:
[0041]步骤SlO:提供基板100，然后在基板100上形成具有牺牲层114的堆叠结构110。请参考图2，具体地说，基板100可以是硅基板或其他合适的半导体基板，基板100中还形成有多个导电插塞102，其材质例如为掺杂多晶硅、金属(如钨)等导体材料，所述导电插塞102外露于基板100的表面,可以达成后续成型于基板100上的堆叠式电容结构与其下方的兀件(如晶体管)之间的电性连接。
[0042]堆叠结构110包含一位在基板100上方的垫层112及一位在垫层112上方的牺牲层114。具体地说，垫层112的材质例如为氮化硅(SiN)，形成垫层112的方式可以是化学气相沉积(CVD );而牺牲层114的材质例如为硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、旋涂式玻璃(S0G)、未掺杂硅玻璃(USG)或四乙氧基硅酸塩(TEOS)氧化硅，形成牺牲层114的方式可以是高密度电浆化学气相沉积(HDP CVD),电浆增强型化学气相沉积(PECVD)或其他类型的气相沉积法。需说明的是，牺牲层114的材质也可以根据后续步骤中使用的蚀刻液种类而选择为其他氧化物(oxide)或娃材料(silicon)。
[0043]步骤Sll:在堆叠结构110中形成深沟槽116。请复参考图2，在本实施例中，形成深沟槽116的方法包括但不限于以下步骤:首先在牺牲层114上旋转涂布(spin coating)一光阻材料，所述光阻材料于曝光后进行图案化的显影而成型为一图案化光阻层(未示出)；接着以图案化光阻层为罩幕，蚀刻贯穿下方的牺牲层114与垫层112以形成多个深沟槽116(电容沟槽)，其中深沟槽116的底端裸露出基板100中的导电插塞102 ;然后利用干式或湿式去光阻方式移除图案化光阻层。
[0044]步骤S12:在深沟槽116的内壁面形成下电极。请参考图3，在本实施例中，形成深沟槽116的方法包括但不限于以下步骤:首先在堆叠结构110上形成一层共形的电极材料，例如钛、氮化钛、铜等，所述电极材料连续地覆盖牺牲层114的外露表面、深沟槽116的内壁面及基板100的裸露表面；接着填入光阻材料于深沟槽116中以遮蔽部分电极材料；然后利用化学机械研磨(CMP)方式移除牺牲层114上方的电极材料，并去除光阻材料。据此，留下来的电极材料即成型为下电极层120，而所述下电极层120可为但不限于中空圆柱状。
[0045]步骤S13:连续形成第一介电层130及第一上电极层140于堆叠结构110上，并沉积于深沟槽116以覆盖下电极层120的外表面122。请参考图4，具体地说，第一介电层130的材质例如为高介电常数介电材料(high-k dielectrics),且第一介电层130可以利用原子层沉积(ALD)方式并沿着堆叠结构110的表面轮廓而成型，以共形地覆盖下电极层120的外表面122。
[0046]第一上电极层140的材质例如为钛(Ti)、氮化钛(TiN)JH(Cu)等导电材料，且第一上电极层140可利用原子层沉积或循环式化学气相沉积(CCVD)方式形成于堆叠结构110上方，其中第一上电极层140于沉积过程中可进一步填入深沟槽116而覆盖第一上电极层140。值得注意的是,随着关键尺寸(critical dimens1n)逐渐缩小,第一上电极层140未填满下电极层120内的空隙142，但在一变化实施例中，第一上电极层140也可填满下电极层120内的空隙142。
[0047]步骤S14:形成第一蚀刻终止层150 (etch stop layer)于第一上电极层140上。请参考图5，具体地说，第一蚀刻终止层150可以利用化学气相沉积方式形成于第一上电极层140上，第一蚀刻终止层150在此作为底部的蚀刻终止层，其材质例如为钨(W)、氮化钨(WN)或氮化硅(SiN)，可以避免后续的蚀刻步骤因为过度蚀刻(over etch)而对下层的材料造成严重的破坏。
[0048]步骤S15:选择性地蚀刻第一蚀刻终止层150、第一上电极层140、