、同时也对周围器件影响最小的氮氧化娃隔尚阻挡层301。
[0094]参考图7，执行步骤S9，在所述多晶硅伪栅200的位置(空隙50)形成高K金属栅极结构。
[0095]形成所述高K金属栅极结构包括以下分步骤:
[0096]步骤S91，在衬底100上所述多晶硅伪栅200的位置(空隙50)形成高K金属栅极结构的介质材料层410 ；
[0097]步骤S92，在所述介质材料层410上形成高K介质层420 ;在本实施例中，所述高K介质层可以为铪氧化物(如Hf02等)，氧化锆或者三氧化二铝，但是本发明对此不作限定。
[0098]步骤S93,在所述高K介质层420上形成金属栅400。在本实施例中，所述金属栅400可以为钨、铜、铝或者镍，本发明对此也不作限定。
[0099]以上步骤为本发明的一个实施例。
[0100]此外需要说明的是，本发明的其它实施例中，在步骤S5中，还可以采用耦合等离子体氮化(Decoupled Plasma Nitridat1n, DPN)的方法对所述层间介质层表面进行掺杂以形成掺杂层。
[0101]相应的，为了使所述掺杂设备较好的形成掺杂离子，掺杂功率在200瓦?1200瓦的范围内；掺杂的气压在5毫托?100毫托的范围内；掺杂时间在5秒?50秒的范围内；占空比在2%?50%的范围内；掺杂时的处理气氛米用氮气，同时米用IS气的稀释气体。但是本发明对此不做限制。
[0102]另外，在步骤S5中，当掺杂的离子为碳离子时，无论是否进行退火步骤，这些掺杂于所述层间介质层之中的碳离子均为游离态，并不会与层间介质层相结合，但是具有游离态碳离子的碳离子掺杂层仍能够在去除伪栅和去除栅介质层中起到保护层间介质层的作用。
[0103]相应地，本发明还提供一种半导体器件。参考图8，示出了本发明半导体器件一实施例的示意图。所述半导体器件包括:
[0104]衬底100' ；
[0105]设置于所述衬底100'上的栅极；在本实施例中，所述栅极包括介质材料层410'以及依次设于所述介质材料层410'上的高K介质层420'以及金属栅400' ;所述介质材料层410'以及高K介质层420'的侧壁还设有侧墙210'。
[0106]设于所述衬底100'上以及栅极周围的层间介质层110'，所述层间介质层110'与栅极齐平，露出所述栅极；在本实施例中，所述层间介质层110'为二氧化硅介质层。
[0107]设于所述层间介质层110'表面的隔离层301' ;在本实施例中，所述隔离层301'为掺杂氮离子或者碳离子的二氧化硅层，或者为氮氧化硅层，这样的好处在于，由于所述层间介质层110'的高度将影响到后续形成的金属栅400'的高度，所述隔离层301'能够在形成所述半导体器件的过程中保护所述层间介质层110'，从而防止金属栅400'高度减小的问题，进而保证形成的金属栅400'具有符合设计规格的高度。
[0108]本发明的半导体器件可以但不限于采用本发明提供的半导体器件的形成方法得到。
[0109]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种半导体器件的形成方法，其特征在于，包括: 提供衬底； 在所述衬底上形成栅介质层； 在所述栅介质层上形成伪栅； 在所述衬底上形成与所述伪栅相齐平的层间介质层； 对所述层间介质层表面进行离子掺杂，以在所述层间介质层的表面形成掺杂层； 去除所述伪栅； 去除所述栅介质层； 在去除伪栅和栅介质层后形成的开口中形成栅极结构。
2.如权利要求1所述的形成方法，其特征在于， 提供衬底的步骤包括:提供娃衬底； 形成栅介质层的步骤包括:通过热生长形成二氧化硅材料的栅介质层； 去除所述栅介质层的步骤包括:采用氢氟酸溶液去除所述二氧化硅材料的栅介质层。
3.如权利要求1所述的形成方法，其特征在于， 形成伪栅的步骤包括:采用多晶硅或者无定形硅作为所述伪栅的材料； 去除伪栅的步骤包括:采用四甲基氢氧化铵或者氨水作为蚀刻剂去除所述伪栅。
4.如权利要求1所述的形成方法，其特征在于，所述层间介质层采用二氧化硅材料，形成层间介质层的步骤包括:通过沉积的方式形成所述层间介质层。
5.如权利要求1所述的形成方法，其特征在于，对层间介质层进行离子掺杂的步骤包括，采用氮离子对所述层间介质层的表面进行掺杂以形成氮离子掺杂层。
6.如权利要求1或5所述的形成方法，其特征在于，对层间介质层进行离子掺杂的步骤包括:使离子掺杂的浓度在1014?1016原子/平方厘米的范围内，掺杂能量在100电子伏?5000电子伏的范围内。
7.如权利要求1或5所述的形成方法，其特征在于，对层间介质层进行离子掺杂的步骤包括:采用耦合等离子体氮化的方法对所述层间介质层表面进行氮离子掺杂。
8.如权利要求7所述的形成方法，其特征在于，氮离子掺杂时的处理气氛包括氮气，还包括氩气的稀释气体；氮离子掺杂的气压在5毫托?100毫托的范围内；氮离子掺杂设备的功率在200瓦?1200瓦的范围内，氮离子掺杂设备的工作时间在5秒?50秒的范围内，占空比在2%?50%的范围内。
9.如权利要求1所述的形成方法，其特征在于，在去除伪栅的步骤之后，去除栅介质层的步骤之前，还包括以下步骤:对所述掺杂层进行退火处理，使所述掺杂层转化为隔离阻挡层。
10.如权利要求9所述的形成方法，其特征在于，退火处理的步骤包括，使退火处理的温度在500摄氏度?1000摄氏度的范围，并使退火时间在I秒?30秒的范围内。
11.如权利要求1所述的形成方法，其特征在于，形成栅极结构的步骤包括: 在开口底部形成介质材料层； 在开口底部和侧壁上形成高K介质层； 在所述高K介质层上形成金属栅。
12.如权利要求1所述的形成方法，其特征在于，对层间介质层进行离子掺杂的步骤包括，采用碳离子对所述层间介质层的表面进行掺杂以形成碳离子掺杂层。
13.一种半导体器件，其特征在于，包括: 衬底； 设置于所述衬底上的栅极； 设于所述衬底上与栅极齐平的层间介质层； 所述层间介质层表面具有隔离层。
14.如权利要求13所述的半导体器件，其特征在于，所述层间介质层为二氧化硅介质层。
15.如权利要求13所述的半导体器件，其特征在于，所述隔离层为掺杂氮离子的二氧化硅层、掺杂碳离子的二氧化硅层或者为氮氧化硅层。
16.如权利要求13所述的半导体器件，其特征在于，所述栅极包括依次位于所述衬底上的高K介质层以及金属栅。
【专利摘要】一种半导体器件的形成方法，包括：提供衬底、在衬底上形成栅介质层以及伪栅；在所述衬底形成与所述伪栅相齐平的层间介质层；对层间介质层表面进行离子掺杂，以在层间介质层的表面形成掺杂层；去除栅介质层以及伪栅；在伪栅的位置形成栅极结构。本发明还提供一种半导体器件，包括衬底、栅极以及层间介质层、设于所述层间介质层表面的隔离层。本发明的有益效果在于，通过对所述层间介质层表面以及暴露出的伪栅表面进行离子掺杂，以在所述层间介质层的表面以及伪栅表面形成掺杂层，所述掺杂层能够较好的抵挡后续去除所述伪栅的步骤中对层间介质层的影响，进而减小层间介质层表面消耗，保证后续形成的栅极的高度。
【IPC分类】H01L29-423, H01L21-28
【公开号】CN104733294
【申请号】CN201310698735
【发明人】陈勇, 卜伟海
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年6月24日
【申请日】2013年12月18日