半导体结构及其形成方法、电阻存储器的制造方法
【技术领域】
[0001]本发明涉及存储器领域，特别涉及一种半导体结构及其形成方法、电阻存储器。
【背景技术】
[0002]存储器在半导体市场中占有重要地位，由于便携式电子设备的不断普及，非易失性存储器(non-volatile memory)在整个存储器应用中所占的比重也越来越大，目前90%以上的非易失性存储器的份额被闪速存储器(flash memory)占据。但是由于存储电荷的需要，闪速存储器的浮栅不能随着器件尺寸的减小而无限制的减薄，32nm左右为闪速存储器特征尺寸(⑶，critical dimens1n)的极限，因此迫切需要下一代非易失性存储器的研发。
[0003]电阻存储器(RRAM，Resistive Memory)是一种新型的非易失性存储器，具有高密度、低成本等优点。电阻存储器的原理主要是通过电信号的作用，使得存储介质在高电阻状态和低电阻状态之间实现可逆转换，从而实现存储目的。电阻存储器中常用的存储介质主要有相变材料、铁电材料、铁磁材料、二元金属氧化物材料、有机材料等。其中以二元金属氧化物材料的应用较为广泛，如Nb2O5, Al2O3, Ta2O5, TixO, CuxO等。
[0004]现有的电阻存储器的结构请参考图1，所述电阻存储器包括:介质层100，位于介质层100上的下电极101，位于下电极101上的阻变层102，阻变层102的材料为二元金属氧化物，位于阻变层102上的上电极103。
[0005]形成上述电阻存储器时，首先，在半导体衬底上形成介质层100 ;接着，依次在介质层100上形成下电极金属层、位于下电极金属层上的阻变材料层、位于阻变材料层上的上电极金属层；然后，依次刻蚀所述上电极金属层、阻变材料层和下电极金属层，形成位于介质层100上的下电极101、位于下电极101上的阻变层102、以及位于阻变层102上的上电极103。
[0006]现有的电阻存储器为平面结构，占据的面积较大，并且电阻存储器的形成过程无法与现有的CMOS器件(晶体管)的制作工艺兼容。
【发明内容】
[0007]本发明解决的问题是怎样使得CMOS器件的制作工艺和电阻存储器的制作工艺兼容。
[0008]为解决上述问题，本发明提供一种半导体结构的形成方法，包括:提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在第一区域的半导体衬底上形成第一伪栅，在第二区域的半导体衬底上形成第二伪栅；形成覆盖半导体衬底的介质层，所述介质层的表面与第一伪栅和第二伪栅的表面平齐；去除第一伪栅，形成第一凹槽；在第一凹槽内形成金属栅极；去除第二伪栅，形成第二凹槽；在第二凹槽内形成电阻存储器，所述电阻存储器包括:位于第二凹槽的侧壁和底部的第一金属层、位于第一金属层表面的阻变层、位于阻变层表面的第二金属层。
[0009]可选的，所述阻变层为金属层和该金属对应的二元金属氧化物层的双层堆叠结构。
[0010]可选的，所述金属层的材料为Hf、T1、Ta或Zr，相应的，所述二元金属氧化物层的材料为 HfO2、T12、Ta2O5 或 ZrO2。
[0011]可选的，所述金属层位于第一金属层表面，所述二兀金属氧化物层位于金属层表面。
[0012]可选的，所述二兀金属氧化物层位于第一金属层表面，所述金属层位于二兀金属氧化物表面。
[0013]可选的，还包括:在第二区域的半导体衬底内形成掺杂区，所述第二伪栅覆盖部分所述掺杂区，介质层覆盖另外部分的掺杂区。
[0014]可选的，在所述第二金属层上形成第三金属层，所述第三金属层填充满第二凹槽。
[0015]可选的，在形成第二金属层后，刻蚀电阻存储器一侧的介质层，在介质层中形成暴露出掺杂区的部分表面的开口。
[0016]可选的，在形成第三金属层时，同时形成填充满开口的插塞。
[0017]可选的，在所述第一伪栅和第二伪栅的侧壁形成侧墙。
[0018]可选的，所述第一金属层或第二金属层的材料为TiN或TaN。
[0019]本发明还提供一种半导体结构，包括:半导体衬底，所述半导体衬底包括第一区域和第二区域；覆盖所述半导体衬底的介质层，第一区域的介质层中具有第一凹槽，第二区域的介质层中具有第二凹槽位于第一凹槽中的金属栅极；位于第二凹槽内的电阻存储器，所述电阻存储器包括:位于第二凹槽的侧壁和底部的第一金属层、位于第一金属层表面的阻变层、位于阻变层表面的第二金属层。
[0020]可选的，所述阻变层为金属层和该金属对应的二元金属氧化物层的双层堆叠结构。
[0021]可选的，所述金属层的材料为Hf、T1、Ta或Zr，相应的，所述二元金属氧化物层的材料为 HfO2、T12、Ta2O5 或 ZrO2。
[0022]可选的，还包括:位于第二区域的半导体衬底内的掺杂区，所述电阻存储器覆盖部分所述掺杂区，介质层覆盖另外部分的掺杂区。
[0023]可选的，位于电阻存储器一侧的介质层中的插塞，所述插塞与掺杂区的部分表面接触。
[0024]可选的，还包括:位于第二金属层上的第三金属层，所述第三金属层填充满第二凹槽
[0025]本发明还提供了一种电阻存储器，包括:半导体衬底，半导体衬底上具有介质层，介质层中具有暴露出半导体衬底表面的第二凹槽位于第二凹槽内的电阻存储器，所述电阻存储器包括:位于第二凹槽的侧壁和底部的第一金属层、位于第一金属层表面的阻变层、位于阻变层表面的第二金属层。
[0026]可选的，所述阻变层为金属层和该金属对应的二元金属氧化物层的双层堆叠结构，所述金属层的材料为Hf、T1、Ta或Zr，相应的，所述二元金属氧化物层的材料为Η??2、Ti02、Ta2O5 或 ZrO2O
[0027]可选的，位于半导体衬底内的掺杂区，所述电阻存储器覆盖部分所述掺杂区，介质层覆盖另外部分的掺杂区；位于介质层中的插塞，所述插塞与掺杂区的部分表面接触。
[0028]与现有技术相比，本发明的技术方案具有以下优点:
[0029]所述半导体结构的形成方法，通过在半导体衬底上形成第一伪栅和第二伪栅，在去除第一伪栅后，形成第一凹槽，在第一凹槽内形成晶体管的金属栅极，去除第二伪栅后，形成第二凹槽，在第二凹槽中形成电阻存储器，使得晶体管的制作工艺与电阻存储器的制作工艺相兼容，节约了制作成本。另外，所述电阻存储器位于第二凹槽内，电阻存储器呈“U”型，电阻存储器部分位于第二凹槽的底部，部分位于第二凹槽的两侧侧壁，从而可以减小电阻存储器占据的横向面积，有利于提高器件的集成度。
[0030]进一步，所述半导体衬底内形成有掺杂区，掺杂区与电阻存储器的第一金属层相接触，介质层内形成有与掺杂区接触的插塞，通过掺杂区和插塞可以很方便的将电阻存储器的第一金属层(下电极)电连接端引出，方便对阻变存储器施加电压。
【附图说明】
[0031]图1是现有技术电阻存储器的结构示意图；
[0032]图2?图9为本发明实施例半导体结构的形成过程的剖面结构示意图。
【具体实施方式】
[0033]如【背景技术】所述，现有技术的电阻存储器为平面结构，使得电阻存储器占据的介质层上的横向的面积较大，不利于器件的集成度的提高。并且，现有的电阻存储器的制作工艺无法与现有的晶体管的制作工艺兼容，提高了制作的成本。
[0034]为此，本发明提供了一种半导体结构及其形成方法、电阻存储器，所述半导体结构的形成方法，通过在半导体衬底上形成第一伪栅和第二伪栅，在去除第一伪栅后，形成第一凹槽，在第一凹槽内形成晶体管的金属栅极，去除第二伪栅后，形成第二凹槽，在第二凹槽中形成电阻存储器，使得晶体管的制作工艺与电阻存储器的制作工艺相兼容，节约了制作成本。
[0035]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0036]图2?图9为本发明实施例半导体结构的形成过程的剖面结构示意图。
[0037]首先，请参考图2，提供半导体衬底300，所述半导体衬底300包括第一区域21和第二区域22 ;在第一区域21的半导体衬底300上形成第一伪栅304，在第二区域22的半导体衬底300上形成第二伪栅305。
[0038]所述半导体衬底300材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)J^K-(SiC)；也可以是绝缘体上娃(SOI),绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等II1- V族化合物。
[0039]所述半导体衬底300的第一区域21上后续形成晶体管，半导体衬底300的第二区域后续形成电阻存储器。在形成第一伪栅304和第二伪栅305之前，根据形成的晶体管的类型，可以所述第一