互连介质层、其制作方法及包括其的半导体器件的制作方法
【技术领域】
[0001] 本申请涉及半导体集成电路制作技术领域，具体而言，涉及一种互连介质层、其制 作方法及包括其的半导体器件。
【背景技术】
[0002] 随着超大规模集成电路的发展，集成电路金属互连介质层的RC延迟及串扰成为 制约集成电路速度进一步提高的主要因素。采用Cu/低K介质取代传统的AVSiO 2系统可 使集成电路性能大幅提高。然而由于Cu在Si及其氧化物以及大部分介质中的扩散速度相 当快，且Cu-旦进入器件结构中即形成深能级杂质，对器件中的载流子具有很强的陷阱效 应，从而造成器件性能退化甚至失效。
[0003] 因此，在Cu与互连介质层之间需要增加一个扩散阻挡层，来阻止Cu的扩散，且要 求阻挡层具有良好的热稳定性，能够与Cu及介质层形成良好的结合。现有的介质阻挡材料 主要为氧化硅、氮化硅和氮氧硅等。然而这些材料的阻挡作用较差，比如采用氮氧硅作为阻 挡层时，在450°C热应力作用下便开始有Cu扩散穿过阻挡层并进入器件结构。
[0004] 碳化硅具有高致密性、高可靠性和化学稳定性等特征，已成为最有应用前景的阻 挡层材料。在互连介质层的制作过程中，在形成阻挡层之后，需要以有机硅烷和氧气为反应 气体，在阻挡层上形成互连材料。在形成互连材料的过程中，SiC阻挡层会被部分氧化生成 SiCO。在后续对互连层进行湿法清洗的过程中，SiCO很容易被清洗试剂腐蚀形成缺口，使 得导电金属在阻挡层中产生横向扩散，进而降低了互连介质层的隔离效果。
【发明内容】
[0005] 本申请旨在提供一种互连介质层、其制作方法及包括其的半导体器件，以解决现 有技术中存在的SiC阻挡层因后续工艺受到损伤的问题。
[0006] 为了实现上述目的，根据本申请的一个方面，提供了一种互连介质层，包括衬底， 以及依次设置于衬底上的阻挡层和介质层，阻挡层为一层或多层，其中至少一层阻挡层为N 掺杂SiC层形成的SiCN层。
[0007] 进一步地，在本申请上述的互连介质层中，互连介质层包括多层阻挡层时，N掺杂 SiC层形成的SiCN层靠近介质层一侧设置。
[0008] 进一步地，在本申请上述的互连介质层中，互连介质层包括多层阻挡层时，各阻挡 层均为N掺杂SiC层形成的SiCN层。
[0009] 进一步地，在本申请上述的互连介质层中，在SiCN层中，N的掺杂量为IX IO18~ 2 X 1019atoms/cm3。
[0010] 进一步地，在本申请上述的互连介质层中，阻挡层为一层或多层，且阻挡层的总厚 度为与其相邻的介质层总厚度的1/10~1/3。
[0011] 根据本申请的另一方面，提供了一种互连介质层的制作方法，包括提供衬底，以及 在衬底上依次形成阻挡层和介质层的步骤，形成阻挡层的步骤包括形成一层阻挡层或多层 阻挡层，其中至少一层阻挡层为SiCN层，且SiCN层的形成步骤为：形成SiC材料层；以及对 SiC材料层进行N掺杂处理形成SiCN层。
[0012] 进一步地，在本申请上述的互连介质层的制作方法中，互连介质层包括多层阻挡 层时，至少在靠近介质层一侧形成一层SiC材料层，并对所述SiC材料层进行N掺杂处理形 成SiCN层。
[0013] 进一步地，在本申请上述的互连介质层的制作方法中，互连介质层包括多层阻挡 层，且各阻挡层均为SiCN层时，形成多层阻挡层的步骤包括：形成一层SiC材料层；对所形 成的SiC材料层进行N掺杂处理形成SiCN层；重复上述步骤，至形成多层阻挡层。
[0014] 进一步地，在本申请上述的互连介质层的制作方法中，氮掺杂处理采用NH3、N2和 N2H4中的一种或多种作为反应气体。
[0015] 进一步地，在本申请上述的互连介质层的制作方法中，氮掺杂处理为等离子工艺， 氮掺杂处理步骤为：通入流量为100~2000sccm的反应气体，控制反应室的压力为0. 5~ IOtorr ;然后在溅射功率为100~3000W、反应室的温度为300~400°C的条件下，对SiC材 料层进行氮掺杂处理5~60s。
[0016] 本申请还提供了一种半导体器件，包括衬底，设置于衬底上的器件区，设置于器件 区上的互连介质层，以及设置于互连介质层内的导电层，其中互连介质层为本申请提供的 互连介质层。
[0017] 应用本申请的技术方案，通过对SiC阻挡层进行氮掺杂处理，形成具有优良的抗 氧化性、抗腐蚀性和热稳定性的SiCN层。因此，SiCN层不会被后续工艺中的清洗试剂腐蚀 形成缺口，避免了导电金属在阻挡层中产生横向扩散，提高了互连介质层的隔离效果。
【具体实施方式】
[0018] 需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相 互组合。下面将结合实施例来详细说明本申请。
[0019] 需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根 据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式 也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于"包含"和/或"包 括"时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0020] 为了便于描述，在这里可以使用空间相对术语，如"在……之上"、"在……上方"、 "在……上表面"、"上面的"等，用来描述如在图中所示的一个器件或特征与其他器件或特 征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位 之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为"在其他器 件或构造上方"或"在其他器件或构造之上"的器件之后将被定位为"在其他器件或构造下 方"或"在其他器件或构造之下"。因而，示例性术语"在……上方"可以包括"在……上方" 和"在……下方"两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)， 并且对这里所使用的空间相对描述作出相应解释。
[0021] 正如【背景技术】中所介绍的，在互连介质层的制备过程中存在SiC阻挡层因后续工 艺受到损伤，导致互连介质层的隔离效果降低的问题，本申请的发明人针对上述问题进行 研究，提供了一种互连介质层。该互连介质层包括衬底，以及依次设置于衬底上的阻挡层和 介质层，其中阻挡层为一层或多层，且至少一层阻挡层为N掺杂SiC层形成的SiCN层。
[0022] 本申请提供的上述互连介质层中，N掺杂不会改变SiC的晶体结构，所形成的SiCN 与SiC具有相同的晶体结构，比如六方晶格结构或立方晶格结构。同时，掺杂N原子会占据 SiC晶体结构中Si原子或C原子的位置，从而形成Si-N或C=N键。所形成的Si-N或C=N键 具有很高的化学键能，使得所形成的SiCN层具有优良的抗氧化性、抗腐蚀性和热稳定性。 因此，具有上述结构的SiCN阻挡层不会被后续工艺中的清洗试剂腐蚀形成缺口，避免了导 电金属在阻挡层中产生横向扩散，提高了互连介质层的隔离效果。
[0023] 在本申请上述的互连介质层中，本领域的技术人员可以根据实际工艺需求设置互 连介质层中阻挡层的种类和层数。其中阻挡层可以为多层，比如1层，2层，3层。在这多层 阻挡层中各阻挡层的材料可以相同，也可以不同，例如可以选择SiC、SiCN和Si 3N4中的一种 或多种。当互连介质层包括多层阻挡层时，在本申请的一种优选的实施方式中，N掺杂SiC 层形成的SiCN层靠近介质层一侧设置。此时，靠近介质层一侧的SiCN层能够对位于其下 方的SiC层形成保护作用，避免SiC层被氧化。进而使得具有上述结构的阻挡层不会被后 续工艺中的清洗试剂腐蚀形成缺口，避免了导电金属在阻挡层中产生横向扩散，提高了互 连介质层的隔离效果。
[0024] 在本申请上述的互连介质层中，当互连介质层包括多层阻挡层时，又一种优选的 实施方式中，可以将各阻挡层均设置为N掺杂SiC层形成的SiCN层。此时，各个SiCN层之 间形成紧密的界面结合，使得具有上述结构的阻挡层的抗氧化效果最好。因此，有上述结构 的阻挡层更不会被后续工艺中的清洗试剂腐蚀形成缺口，避免了导电金属在阻挡层中产生 横向扩散，进一步提高了互连介质层的隔离效果。
[0025] 在本申请上述的互连介质层中，SiCN层中N的掺杂量与实际工艺条件有关，本领 域的技术人员可以根据具体工艺要求设置N的掺杂量。在本申请的一种优选实施方式中， SiCN层中N的掺杂量为I X IO18~2X 1019atoms/cm3。具有上述掺杂量的SiCN层的抗氧化 性能最好。假如SiCN层中N的掺杂量小于I X 1018atomS/cm3, SiCN层的抗氧化性能会降低。 假如SiCN层中N的掺杂量大于2X 1019atoms/cm3,掺杂N原子可能会导致SiCN层中产生过 多的缺陷，甚至使得SiCN层的晶体结构发生改变，进而降低SiCN层的抗氧化性能。
[0026] 在本申请上述的互连介质层中，本领域的技术人员可以根据导电金属的类型和性 质，以及介质层的类型和性质等设置阻挡层的厚度。在本申请的一种优选实施