用于测量电路器件中接触孔和栅极套准精度的测试结构的制作方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别是涉及一种用于测量电路器件中接触孔和栅极套准精度的测试结构。
【背景技术】
[0002]为了确保电路器件中接触孔和栅极的套准精度能够在允许规格之内，现有技术的做法是:在形成有栅极的硅片上形成层间介质层、以及位于层间介质层上的光刻胶层；在光刻机台上将用于定义接触孔位置的掩膜版与硅片上的栅极对准，然后进行光刻以在光刻胶层内形成定义接触孔位置的开口 ；利用光学显微镜测量图形化光刻胶层上开口与硅片上栅极的套准精度。
[0003]若套准精度在允许规格之内，则直接以该图形化光刻胶层为掩模进行刻蚀，以在层间介质层内形成接触孔。若套准精度不在允许规格之内，则去除图形化光刻胶层，重新在层间介质层上形成一层新的光刻胶层，根据已经获得的套准精度信息在光刻机台上将掩膜版与硅片重新对准，然后进行光刻以在光刻胶层内形成定义接触孔位置的开口，再进行刻蚀以在层间介质层内形成接触孔。
[0004]但是，由于利用光学显微镜所测量获得的图形化光刻胶层上开口与硅片上栅极的套准精度往往会受系统误差的影响而准确性较低，导致在形成接触孔之后对电路器件中接触孔和栅极的套准精度进行测量发现，接触孔和栅极的套准精度并不在允许规格之内。
[0005]为了解决这个问题，现有技术提出了一种用于测量电路器件中接触孔和栅极套准精度的测试结构。所述电路器件和测试结构位于同一硅片上，其中，电路器件位于硅片的电路器件区域，测试结构位于硅片的测试结构区域并与所述电路器件同步形成。即，测试结构中的伪栅极与电路器件中的栅极同步形成，测试结构中的伪接触孔与电路器件中的接触孔也同步形成。
[0006]如图1所示，所述测试结构包括多个沿第一方向A平行排列的测试单元，所述测试单元包括:沿垂直于第一方向A的第二方向B延伸的伪栅极I ;两列沿第二方向B间隔排列并位于一条直线上的伪接触孔2，两列伪接触孔2沿第二方向B交错排列并与沿第二方向B延伸的切线3相切，伪接触孔2位于硅片及部分伪栅极I上方，使得从伪接触孔2的底部看到伪栅极I的边缘，两列伪接触孔2的数量相等均为M。
[0007]在形成该测试结构的过程中，利用光刻工艺在光刻胶层内形成用于定义测试结构中伪接触孔位置的开口、以及用于定义电路器件中接触孔位置的开口时，可以利用光学显微镜测量用于定义电路器件中接触孔位置的开口与硅片电路器件区域中的栅极的套准精度。
[0008]在形成该测试结构之后，利用扫描电子显微镜(Scanning Electron Microscope,简称SEM)测量以下距离:每个测试单元其中一列M个伪接触孔2相切于切线3的切点与暴露在该伪接触孔2底部的伪栅极I边缘之间的垂直距离Xl ;每个测试单元另一列M个伪接触孔2相切于切线3的切点与暴露在该伪接触孔2底部的伪栅极I边缘之间的垂直距离X2。
[0009]计算测试结构中伪接触孔2与伪栅极I的套准精度，方法为:计算所有Xl之和Hl与所有X2之和H2的差值，所述差值的绝对值除以M等于所述套准精度。由于测试结构与电路器件同步形成，因此，测试结构中伪接触孔与伪栅极的套准精度可以表征电路器件中接触孔与栅极的套准精度，进而可以获得电路器件中接触孔和栅极的套准精度。
[0010]根据测试结构所获得的电路器件中接触孔和栅极的套准精度可以分析出，根据光学显微镜所获得的用于定义电路器件中接触孔位置的开口与硅片电路器件区域中的栅极的套准精度存在的误差。这样一来，在下一硅片电路器件中接触孔的光刻工艺中，利用光学显微镜测量图形化光刻胶层上用于定义接触孔位置的开口与硅片上栅极的套准精度之后，可以对获得的套准精度进行误差补偿，消除了系统误差的影响，提高了光学显微镜所测量获得的套准精度准确性，进而提高了测试结构中接触孔和栅极的套准精度。
[0011]但是，利用上述测试结构测量获得的套准精度会受测试结构中伪接触孔和伪栅极关键尺寸精度的影响，造成测量获得的套准精度准确性不高。
【发明内容】
[0012]本发明要解决的问题是:利用现有用于测量电路器件中接触孔和栅极套准精度的测试结构测量获得的套准精度会受测试结构中伪接触孔和伪栅极关键尺寸精度的影响，准确性不高。
[0013]为解决上述问题，本发明提供了一种用于测量电路器件中接触孔和栅极套准精度的测试结构，所述电路器件位于硅片的电路器件区域，所述测试结构位于硅片的测试结构区域并与所述电路器件同步形成，所述测试结构包括第一测试单元，所述第一测试单元包括:
[0014]沿第一方向延伸的第一伪栅极；
[0015]一列沿所述第一方向间隔排列并位于一条直线上的第一伪接触孔，所述第一伪接触孔沿垂直于所述第一方向的第二方向横跨所述第一伪栅极并位于所述硅片及第一伪栅极上方。
[0016]可选的，所述测试结构还包括第二测试单元，所述第二测试单元包括:
[0017]沿所述第一方向延伸的第二伪栅极，所述第二伪栅极和第一伪栅极沿所述第二方向平行间隔排列；
[0018]两列沿所述第一方向间隔排列并位于一条直线上的第二伪接触孔，两列所述第二伪接触孔沿所述第一方向交错排列并与沿所述第一方向延伸的第一切线相切，所述第一切线位于两列所述第二伪接触孔之间，所述第二伪接触孔位于硅片及部分所述第二伪栅极上方。
[0019]可选的，所述第一测试单元的一列第一伪接触孔与所述第二测试单元较为靠近所述第一伪栅极的一列第二伪接触孔沿所述第一方向交错排列。
[0020]可选的，所述第二测试单元中的所有第二伪接触孔沿所述第一方向等间隔排列。
[0021]可选的，所述第二测试单元沿所述第二方向较为远离所述第一伪栅极的一列第二伪接触孔中，各个所述第二伪接触孔分别与所述第一测试单元中的各个第一伪接触孔位于一条直线上。
[0022]可选的，所述第一测试单元的所有第一伪接触孔尺寸相同。
[0023]可选的，所述第二测试单元的所有第二伪接触孔尺寸相同。
[0024]可选的，所述第二测试单元沿所述第二方向较为靠近所述第一伪栅极的一列第二伪接触孔、以及所述第一测试单元中的所有第一伪接触孔均与第二切线相切，所述第二切线位于所述第一伪栅极和第二伪栅极之间并沿所述第一方向延伸。
[0025]可选的，包括多个沿所述第二方向交错排列的第一测试单元和第二测试单元。
[0026]可选的，任一所述第一测试单元两侧的两个所述第二测试单元关于两个所述第二测试单元之间的第一伪栅极对称。
[0027]可选的，所有相邻设置的所述第一伪栅极和第二伪栅极之间的距离相等。
[0028]与现有技术相比，本发明的技术方案具有以下优点:
[0029]利用测试结构中的第一测试单元可以获得测试结构中伪接触孔与伪栅极的套准精度，且所获得的套准精度不会受测试结构中伪接触孔和伪栅极的关键尺寸精度的影响，提高了套准精度的准确性。
[0030]进一步地，所述测试结构中还包括第二测试单元，将根据第一测试单元和第二测试单元所获得套准精度的平均值作为电路器件中接触孔与栅极的套准精度，使得所获得的套准精度不会受测试结构中伪接触孔圆整度的影响，进一步提高了套准精度的准确性。
【附图说明】
[0031]图1是现有一种用于测量电路器件中接触孔和栅极套准精度的测试结构的平面结构示意图；
[0032]图2是本发明的一个实施例中用于测量电路器件中接触孔和栅极套准精度的测试结构的平面结构示意图。
【具体实施方式】
[0033]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0034]本实施例提供了一种用于测量电路器件中接触孔和栅极套准精度的测试结构，所述电路器件位于硅片的电路器件区域，所述测试结构位于硅片的测试结构区域并与所述电路器件同步形成，如图2所示，所述测试结构包括第一测试单元1，第一测试单元I包括??沿第一方向A延伸的第一伪栅极10 列沿第一方向A间隔排列并位于一条直线上的第一伪接触孔11，第一伪接触孔11沿垂直于第一方向A的第二方向B横跨第一伪栅极10并位于硅片及第一伪栅极10上方，使得从第一伪接触孔11的底部能够看到第一伪栅极10的边缘。
[0035]第一测试单元I中第一伪接触孔11的数量为N，且第一测试单元I中所有第一伪接触孔11尺寸相同，使得所有第一伪接触孔11与沿第一方向A延伸的第二切线T2相切。
[0036]利用扫描电子显微镜测量以下距离:第一测试单元I中N个第一伪接触孔11相切于一侧第二切线T2的切点，与暴露在第一伪接触孔11底部的第一伪栅极10边缘之间的垂直距离Xl ；
[0037]第一测试单元I中N个第一伪接触孔11相切于另一侧第二切线T2的切点，与暴露在第一伪接触孔11底部的第一伪栅极10边缘之间的垂直距离X2，第一伪接触孔11的切点即为第一伪接触孔11沿第二方向B距离第一伪栅极10最远的点。
[0038]计算所有Xl之和Hl与所有X2之和H2的差值，所述差值的绝对值除以N可以获得第一