半导体封装件及其制法暨其承载结构与其制法
【技术领域】
[0001]本发明涉及一种半导体封装件，尤指一种承载有半导体元件的半导体封装件及其承载结构。
【背景技术】
[0002]随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。随着电子产业的蓬勃发展，许多电子产品都逐渐朝往轻、薄、短、小等高集积度方向发展，半导体封装件也发展出许多种不同的封装模组，例如，覆晶封装(Flip Chip Package)、打线接合(WireBond)等。
[0003]目前打线接合技术常以导线架作为承载晶片的承载结构。如图1A及IB所示，现有打线式半导体封装件9中，其导线架I包含一承载晶片90的座部(die pad) 10、位于该座部10边缘的多个导脚12及多个电源条(Power Bar)ll，各该导脚12具有外脚部(outerleads port1n) 120及内脚部(inner leads port1n) 121,且该外脚部120用于电性连接至一外部电路(图未示)。该晶片90利用多个焊线(bonding wire) 900电性连接该导脚12的内脚部121。又藉由如环氧树脂(epoxy)制成绝缘材料的封装材91包覆该晶片90、座部10、电源条11、导脚12及焊线900。另外，图1B为图1A的导线架I的B-B剖线的剖面示意图。
[0004]现有半导体封装件9中，当有同电性需求时，会使用该电源条11连接该导脚12的设计，但当该电源条11长度越长时，该电源条11的变形量相对变大(如图1B’所示，该电源条11’下弯)，致使该些导脚12的整体平面度容易发生不平整的情况，而造成无法进行打线作业或低产量(Low Yield)的问题，因而无法符合产品需求。
[0005]因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
【发明内容】
[0006]鉴于上述现有技术的种种缺失，本发明的目的为揭露一种半导体封装件及其制法暨其承载结构与其制法，以增强该电源条的机械强度，使该电源条不易发生变形，
[0007]本发明的承载结构，包括:一座部；多个导电部，其设于该座部周围；至少一电源条，其设于该座部周围；以及至少一支撑块，其设于该电源条上。
[0008]本发明还揭露一种承载结构的制法，其包括提供一座部，且该座部周围设有多个导电部与至少一电源条；以及形成支撑块于该电源条上。
[0009]前述的承载结构及其制法中，该支撑块与该电源条一体成形。例如，利用化学蚀刻或机械冲压的方式制作该些支撑块。
[0010]本发明又揭露一种半导体封装件，包括:承载结构，其包含一座部、设于该座部周围的多个导电部与至少一电源条、及设于该电源条上的至少一支撑块；至少一半导体元件，其设于该座部上且电性连接该导电部与电源条；以及封装材，其包覆该座部、导电部、电源条与半导体元件。
[0011]本发明另揭露一种半导体封装件的制法，其包括:提供一承载结构，其包含一座部、设于该座部周围的多个导电部与至少一电源条、及设于该电源条上的至少一支撑块；设置至少一半导体元件于该座部上，且该半导体元件电性连接该导电部与电源条；以及形成封装材于该承载结构上，以包覆该座部、导电部、电源条与半导体元件。
[0012]前述的半导体封装件及其制法中，该半导体元件藉由多个导电元件电性连接该导电部与电源条。
[0013]前述的半导体封装件及其制法中，该封装材外露该支撑块、或者该封装材完全包覆该支撑块。
[0014]前述的半导体封装件与其制法及承载结构与其制法中，该承载结构为导线架或覆晶基板。
[0015]前述的半导体封装件与其制法及承载结构与其制法中，该承载结构具有多个该支撑块，且该些支撑块以等距间隔方式或非等距间隔方式排设于该电源条上。
[0016]前述的半导体封装件与其制法及承载结构与其制法中，该支撑块电性连接该电源条。
[0017]前述的半导体封装件与其制法及承载结构与其制法中，该电源条具有本体及连结该本体的至少一引脚。例如，该支撑块设于该本体、弓I脚或其两者上。
[0018]另外，前述的半导体封装件与其制法及承载结构与其制法中，该承载结构还具有设于该座部周围的接地部。
[0019]由上可知，本发明的半导体封装件与其制法及承载结构与其制法，藉由该些支撑块的设计，以增强该电源条的机械强度，所以相较于现有导线架，当该电源条长度越长时，本发明的电源条不易发生下弯或其它变形，因而能避免影响该承载结构的整体导电部的平面度。
【附图说明】
[0020]图1A为现有导线架的平面底视示意图；
[0021]图1B为现有半导体封装件的剖面示意图；
[0022]图1B’为图1A的C-C剖线的剖面示意图；
[0023]图2A至图2B为本发明的半导体封装件的制法的示意图；其中，图2A为本发明的承载结构的平面底视示意图，图2B为图2A的A-A剖线的剖面图，图2A’为图2A的另一实施例，图2B’为图2B的另一实施例；以及
[0024]图3为本发明的半导体封装件的另一实施例的剖面示意图。
[0025]主要组件符号说明
[0026]I导线架
[0027]10,20座部
[0028]11、11，、21、21， 电源条
[0029]12导脚
[0030]120外脚部
[0031]121内脚部
[0032]2、2’、2”承载结构
[0033]21a底侧
[0034]210本体
[0035]211引脚
[0036]22导电部
[0037]23、23，、23，，、33支撑块
[0038]24接地部
[0039]3、3’、4、9半导体封装件
[0040]30、30’，40半导体元件
[0041]300、400导电元件
[0042]31、31’、91封装材
[0043]90晶片
[0044]900焊线。
【具体实施方式】
[0045]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0046]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“底”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0047]图2A至图2B为本发明的半导体封装件3的制法的示意图，其中，图2A为本发明的承载结构2的平面底视示意图。
[0048]如图2A所示，所述的承载结构2为导线架，其包括:一座部20、设于该座部20周围的多个导电部22与多个电源条21、以及接触结合该电源条21的多个支撑块23，23’，23”，33。
[0049]所述的座部20用于承载如晶片的半导体元件(图略)。于本实施例中，该座部20的形状为矩形。
[0050]所述的导电部22为导脚而位于该座部20的边缘外，而所述的电源条21为较该导脚宽的肋条。于本实施例中，该电源条21具有一本体210及连结该本体210的引脚211。
[0051]所述的支撑块23，23’，23”，33设于该本体210、引脚211或其两者上并电性连接该电源条21，且该支撑块23，23’，23”，33的形状为几何形体，如矩形、圆形等。于本实施例中，该些支撑块23可以等距间隔方式直线排设于该电源条21上，或者该些支撑块23’以非等距间隔方式直线排设于该电源条21上，又该电源条21上也可仅具有单一该支撑块23”。或者，如图2A’所示，该些支撑块23以非直线方式排设于该电源条21上。
[0052]此外，该支撑块23，23’，23”，33与该电源条21，21’ 一体成形，例如利用化学蚀刻(Chemical Etching)或机械冲压等方法制做本发明的承载结构2及该些支撑块23，23’，23”，33。于其它实施例中，该支撑块23，23’，23”，33也可以粘贴方式结合至该电源条21，21’上。
[0053]又，该承载结构2还包括设于该座部20周围的接地部24。于本实施例中，该接地部24的形状为环状，且该接地部24与该座部20相连成一体，但于其它实施例中，该接地部24与该座部20可相分离。
[0054]另外，于另一实施例中，如图2A’所示，该承载结构2’具有单一电源条21’。
[0055]本发明的承载结构2，2’藉由该些支撑块23，23’，23”，33的设计，以增强该电源条21，21’的机械强度，所以当该电源条21，21’长度越长时，该电源条21，21’不易发生下弯或其它变形，因而该承载结构2，2’