盘(bonding PADsize)可以略大减小额外电阻，右侧第二测试目标中所述第三底部焊盘和所述第三顶部焊盘之间的接合位移可以根据需要设置多种大小，在本例中以0.2um为例。
[0059]作为优选，所述第一底部焊盘202、第三底部焊盘204、第一顶部焊盘205和第三顶部焊盘207的形状和面积都相同；所述第二底部焊盘203和所述第二顶部焊盘206的形状和面积都相同；
[0060]其中，所述第二底部焊盘203和所述第二顶部焊盘206的面积大于所述第一底部焊盘202、第三底部焊盘204、第一顶部焊盘205和第三顶部焊盘207的面积。
[0061]作为优选，所述底部晶圆30和所述顶部晶圆之间通过所述焊盘相接合，所述底部晶圆30中还包括第一层间介电层208，所述第一底部焊盘202、第二底部焊盘203、第三底部焊盘204形成于所述第一层间介电层208中，所述顶部晶圆40中还包括第二层间介电层209，其中所述第一顶部焊盘205、第二顶部焊盘206和第三顶部焊盘207形成于所述第二层间介电层209中，所述底部晶圆30和所述顶部晶圆40的接合仅仅包括焊盘的集合，并不包括所述第一层间介电层208和所述第二层间介电层209的接合，所述第一层间介电层208和所述第二层间介电层20之间隔离设置，两者之间设置有一定的间隙，以避免两者的接触。
[0062]所述结构还包括位于所述底部晶圆30中的底部金属层210，其中所述底部金属层设置于所述第一层间介电层208中，位于所述第一底部焊盘202、第二底部焊盘203、第三底部焊盘204的上方，并和所述第一底部焊盘202、第二底部焊盘203、第三底部焊盘204电连接。
[0063]作为优选，所述测试结构还进一步包括底部通孔211，所述底部通孔211位于所述第一层间介电层208中，用于连接所述底部金属层210和所述第一底部焊盘202、第二底部焊盘203、第三底部焊盘204，以形成电连接。
[0064]其中所述底部金属层210、底部通孔211以及所述底部焊盘的形成方法可以为在所述半导体衬底201上先沉积第一层间介电层208，然后图案化并形成开口，在所述开口中沉积导电材料，以形成所述底部金属层210 ;然后继续沉积第一层间介电层208，并再次图案化，形成多个通孔开口，并露出所述底部金属层210，在所述通孔开口中填充导电材料，以形成所述底部通孔211，通过类似的方法再形成所述底部焊盘。
[0065]作为优选，在形成所述底部焊盘之后，为了在和顶部焊盘接合时，所述介电层之间不会相互接触还可以包括进一步平坦化所述第一层间介电层208的步骤，以露出部分所述底部焊盘。
[0066]需要说明的是，所述底部金属层210、底部通孔211以及所述底部焊盘的形成方法并不局限于上述示例，本领域技术人员可以根据需要进行设置。
[0067]在所述底部晶圆中形成底部金属层210、底部通孔211以及底部焊盘之间互联形成所述测试结构的下半部分。在所述顶部晶圆40中包括所述的第一顶部焊盘205、第二顶部焊盘206和第三顶部焊盘207形成于所述第二层间介电层209中，以和所述底部晶圆30接合，所述测试还包括测试焊盘，其中，所述测试焊盘连接所述第一顶部焊盘205、第二顶部焊盘206和第三顶部焊盘207。
[0068]在本发明的一【具体实施方式】中所述测试焊盘为所述顶部晶圆的第一金属层，其通过位于所述顶部晶圆内的多个金属层和通孔与所述顶部焊盘电连接，所述顶部焊盘为所述顶部晶圆的顶部金属层。
[0069]具体地，在所述顶部晶圆中所述顶部焊盘为所述顶部金属层，在所述顶部金属层的下方设置有多个金属层，例如位于所述顶部金属层下方的第η金属层，第η-l金属层一直到第一金属层，所述第η金属层，第η-l金属层至第一金属层之间通过通孔相连接，所述第η金属层，第η-l金属层至第一金属层设置于所述第二层间介电层209中。
[0070]其中，所述测试焊盘，包括第一测试焊盘、第二测试焊盘和第三测试焊盘，所述第一顶部焊盘205、第二顶部焊盘206和第三顶部焊盘207与所述第一测试焊盘、第二测试焊盘和第三测试焊盘分别电连接。
[0071]所述顶部晶圆还包括连接至所述第一测试焊盘的第一测试端子和第二测试端子、连接至所述第二测试焊盘的第三测试端子和第四测试端子、以及连接至所述第三测试焊盘的第五测试端子和第六测试端子；
[0072]作为优选，在所述顶部金属层和所述顶部焊盘之间设置有顶部通孔212，具体地，在所述第一测试焊盘、第二测试焊盘和第三测试焊盘和所述第一顶部焊盘205、第二顶部焊盘206和第三顶部焊盘207之间设置有顶部通孔212，以形成电连接。
[0073]进一步，在所述第一测试焊盘、第二测试焊盘和第三测试焊盘上中间部位，优选为中心位置设置有隔离层，分别露出所述第一测试焊盘、第二测试焊盘和第三测试焊盘的两端部位，形成测试端子。
[0074]作为优选，在形成所述顶部晶圆之后，通过减薄顶部晶圆的背面，形成露出第一金属层Ml的开口，从而形成上述测试焊盘。
[0075]其中，在所述顶部晶圆40中所述顶部焊盘、所述第一金属层以及所述顶部通孔的形成方法均可以选用本领常用的制备方法，并不局限于某一种方法。
[0076]在所述测试结构中，测试结构采用开尔文结构电阻测试方法，可以避免由测试探针及金属引线带来的误差，提高测试精度，其中位于左侧的，所述底部金属层210、底部通孔211、所述第一底部焊盘202、所述第一顶部焊盘205、顶部通孔以及所述第一顶部金属层形成第一测试目标；在所述结构的右侧中，所述底部金属层210、底部通孔211、所述第三底部焊盘204、所述第三顶部焊盘207、顶部通孔212以及所述第三顶部金属层形成第二测试目标。
[0077]进一步，在所述第一测试目标以及所述第二测试目标的中间的所述底部金属层210、底部通孔211、所述第二底部焊盘203、所述第二顶部焊盘206、顶部通孔212以及所述第二顶部金属层形成互连结构，将所述底部晶圆30和所述顶部晶圆40连通，形成测试通路。
[0078]在所述测试结构中，所述第一测试目标、第二测试目标以及位于中间的互联结构形成的测试结构为对称结构，使通路中除了测试目标外其它额外电阻相等。
[0079]实施例2
[0080]本发明还提供了一种选用上述测试结构对底部晶圆和顶部晶圆接合情况进行检测的方法，其中图3为一【具体实施方式】中所述晶圆接合质量的检测结构等效电路图。
[0081]所述方法包括:
[0082]步骤(a)在所述第一测试端子和所述第三测试端子上施加电压，测试所述第三测试端子和所述第四测试端子之间的电压，并计算电阻值Rl ；
[0083]步骤(b)在所述第三测试端子和所述第五测试端子上施加电压，测试所述第四测试端子和所述第六测试端子之间的电压，并计算电阻值R2 ；
[0084]步骤(C)根据Rl和R2计算所述第三顶部焊盘和所述第三底部焊盘之间的接合电阻。
[0085]具体地，所述步骤(C)还包括以下子步骤:
[0086]步骤(c-1)所述R1=RL+RS=2RPAD+RB1+RS，R2=Rk+Rs=2Rpad+RB2+Rs，其中，所述 Rl 为第一测试目标的阻值，Rk为所述第二测试目标的阻值，Rs为所述测试结构中所述第一测试目标和所述第二测试目标外的额外电阻，Rpad为焊盘本身的电阻，所述Rbi为所述第一底部焊盘和所述第一顶部焊盘之间的接合电阻，所述Rb2为所述第二底部焊盘和所述第二顶部焊盘之间的接合电阻；
[0087]步骤(c-3)将步骤(c-1)中的两式得到R1-R2=RB1_RB2，所述Rbi和Rb2的差异在于面积大小，RB1/RB2= (L_a) (L_a) / (LXL)；
[0088]步骤(c-3)根据R1-R2=RB1-RB2 和 RB