一种vdmos及其制作方法
【技术领域】
[0001]本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种VDMOS及其制作方法。
【背景技术】
[0002]某些特殊应用的平面型VDMOS (Vertical double-diffused metal Oxidesemiconductor,垂直双扩散场效应晶体管)制作工艺中，在制作多晶娃之前，就需要制作出P型体区(即P型掺杂区)，沟道的长短就会受到P型体区驱入、以及多晶硅层光刻套准精度的双重影响。其中，沟道长度如图5的圆虚线框所示，VDMOS的P型体区及多晶硅具体制作的步骤如下:
[0003](I)、在外延层上形成牺牲氧化层，在牺牲氧化层上涂覆光刻胶，并形成用于制作P型体区的光刻胶窗口 ；如图1所示。
[0004](2)、通过上述形成的光刻胶窗口向外延层注入三族元素形成P型体区；如图2所
/Jn ο
[0005](3)、进行P型体区的驱入；如图3所示。
[0006]( 4 )、去除牺牲氧化层上的光刻胶及牺牲氧化层，并在去除光刻胶及牺牲氧化层的外延层上生长栅氧化层，在栅氧化层上生长多晶硅层；如图4所示。
[0007](5)、对多晶娃层上进行光刻,形成多晶娃窗口 ；如图5所不。
[0008]上述制作过程形成P型体区的时候无法在外延层表面留下套准标记，所以在制作多晶硅层的时候，只能与制作P型体区之前留下的套准标记进行套准。由于在制作P型体区时即与前一层存在套准偏差，那么，多晶硅层与P型体区之间就会存在累积偏差，使得P型体区与多晶硅层之间形成的沟道长度及精度不可控制。
【发明内容】
[0009]本发明实施例提供一种VDMOS及其制作方法，用以解决现有技术中存在的在制作多晶硅层和P型体区时存在累积偏差，导致P型体区与多晶硅层之间形成的沟道长度及精度无法保证的问题。
[0010]本发明实施例提供了一种VDMOS的制作方法，该方法包括:
[0011]在外延层上形成氧化层；
[0012]在该氧化层上制作抗氧化层，并对该抗氧化层的预设区域进行刻蚀，形成P型体区窗口 ；
[0013]通过上述P型体区窗口向上述外延层注入三族元素，形成P型体区；
[0014]进行P型体区的驱入，并在上述P型体区窗口继续进行氧化层的生长；
[0015]去除上述抗氧化层及上述氧化层，在上述外延层表面形成台阶；
[0016]在去除了抗氧化层及氧化层的外延层上形成栅氧化层，该栅氧化层表面与外延层表面形状相同，在该栅氧化层上以上述外延层表面的台阶为套准标记制作多晶硅窗口。
[0017]上述制作方法，制作P型体区时，在形成P型体区的外延层表面形成台阶，以使在制作多晶硅窗口时，以该台阶为套准标记，即使在多晶硅窗口形成时出现偏差，但那也是相对于P型体区出现的偏差，而不会出现累积偏差。使得P型体区和多晶硅窗口之间形成的沟道长度及精度可控。
[0018]较佳的，上述抗氧化层的制作材料可以为氮化硅，抗氧化层的形成温度为700°C?900°C，形成的抗氧化层厚度为0.Ιμπι?0.2μπι。上述抗氧化层的制作材料并不仅限于氮化硅，其他可以防止氧化的材料均适用本发明实施例。
[0019]基于上述任意方法实施例，较佳的，在上述P型体区窗口继续进行氧化层的生长后，向上述外延层方向生长的厚度为:0.05 μ m?0.1 μ m。
[0020]基于上述任意方法实施例，较佳的，进行P型体区的驱入，并在上述P型体区窗口继续进行氧化层的生长，可以但不仅限于以下两种实现方式:
[0021 ] 第一种实现方式:进行P型体区的驱入过程中，在所述P型体区窗口内的氧化层继续生长。
[0022]第二种实现方式:进行P型体区的驱入后，在所述P型体区窗口继续进行氧化层的生长。
[0023]上述在进行P型体区驱入时，较佳的，驱入的温度为1100°C?1200°C，时间为50min ?200mino
[0024]基于上述任意方法实施例，较佳的，可以使用氢氟酸去除该氧化层；但并不仅限于氢氟酸，其它可以去除该氧化层的材料均适用本发明实施例；可以使用180°C的浓磷酸，去除抗氧化层，但不仅限于浓磷酸，其它可以去除抗氧化层的材料均适用本发明实施例。
[0025]基于上述任意方法实施例，较佳的，上述栅氧化层的形成温度为900°C?1100°C，厚度 0.05 μ m ?0.2 μ m。
[0026]本发明实施例还提供了一种VDM0S，该VDMOS是按照上述任意方法实施例所述的制作方法形成的。
[0027]该VDM0S，在P型体区的外延层表面有台阶，以使在制作多晶硅窗口时，以该台阶为套准标记，即使在多晶硅窗口形成时出现偏差，但那也是相对于P型体区出现的偏差，而不会出现累积偏差。使得多晶硅窗口与P型体区之间形成的沟道长度及精度可控。
【附图说明】
[0028]图1为现有技术中形成光刻胶窗口的示意图；
[0029]图2为现有技术中进行离子注入形成P型体区的示意图；
[0030]图3为现有技术中进行P型体区驱入的示意图；
[0031]图4为现有技术中形成多晶娃层的不意图；
[0032]图5为现有技术中对多晶硅层进行光刻形成沟道的示意图；
[0033]图6为本发明实施例的VDMOS制作流程图；
[0034]图7?图12为本发明实施例的VDMOS制作示意图；
[0035]图13?图16为本发明实施例中制作P型体区或多晶硅时出现偏差的示意图。
【具体实施方式】
[0036]本发明实施例提供一种垂直双扩散场效应晶体管VDMOS及其制作方法，用以解决现有技术中存在的在制作多晶硅层和P型体区时存在累积偏差，导致P型体区与多晶硅层之间形成的沟道长度及精度无法保证问题。
[0037]下面结合附图对本发明实施例进行具体的说明。
[0038]本发明实施例提供了一种VDMOS的制作方法，如图6所示，该方法包括:
[0039]S1:在外延层上形成氧化层，如图7所示；
[0040]该氧化层的厚度大约在0.05 μ m?0.15 μ m范围内为佳。氧化层的生长温度约为1000°C ?1150°C。
[0041]S2:在该氧化层上制作抗氧化层，并对该抗氧化层的预设区域进行刻蚀，形成P型体区窗口，如图8所示；
[0042]较佳的，制作该抗氧化层的材料为氮化硅。抗氧化层的生长温度为700°C?900°C,抗氧化层的厚度约为0.1 μ m?0.2 μ m。
[0043]S3:通过上述P型体区窗口向上述外延层注入三族元素，形成P型体区，如图9所示；
[0044]较佳的，上述三族元素可以为硼，注入的剂量约为1.0E14?1.0E15个/cm，注入的离子的能量为100KEV?150KEV。
[0045]S4:进行P型体区的驱入，并在该P型体区窗口继续进行氧化层的生长，如图10所示；
[0046]较佳的，驱入的温度约为1100°C?1200°C，驱入的时间约为50min?200min。
[0047]较佳的，步骤S4中进行P型体区的驱入，并在所述P型体区窗口继